Nghiên cứu các phương pháp đồng bộ trong máy thu điều chế số trên công nghệ FPGA

Kỹ thuật điện tử & Khoa học máy tính L.H.Nam, N.H.Thọ, “Nghiên cứu các phương pháp công nghệ FPGA.” 62 NGHIÊN CứU CáC PHƯƠNG PHáP Đồng bộ trong máy thu điều chế số trên công nghệ FPGA LÊ HảI NAM, NGUYễN HữU THọ Tóm tắt: Bài báo trình bày các phương pháp đồng bộ trong máy thu điều chế số và ứng dụng trên công nghệ FPGA. Trong đó, tập trung vào đồng bộ sóng mang và đồng bộ xung đồng hồ trong máy thu điều chế số, vị trí và các phương pháp thực hiện. Kết quả đạt được là xây dựng được các mạch điều chế và giải điều chế số, đồng bộ sóng mang và đồng bộ xung đồng hồ trên nền phần mềm và phần cứng FPGA với tín hiệu BPSK, QPSK, 16-QAM, khảo sát ảnh hưởng của các tham số tới chất lượng của mạch đồng bộ sóng mang và đồng bộ xung đồng hồ qua đường cong xác suất lỗi bit (BER). Từ khóa: SDR, FPGA, BPSK, QPSK, 16-QAM, Đồng bộ sóng mang, Đồng bộ xung đồng hồ. 1. ĐặT VấN Đề Trong các hệ thống thông tin không dây do máy thu và máy phát được dùng ở những vị trí độc lập nhau, kết hợp với sự không đồng nhất của kênh vô tuyến và ảnh hưởng của hiệu ứng Dopler do sự di chuyển của thiết bị làm cho tín hiệu phát thay đổi, trong khi đó, các mạch lọc thu và phát được thiết kế cố định nên sẽ dẫn đến tín hiệu thu không phối hợp hoàn toàn với mạch lọc, gây nên sự thay đổi của miền quyết định. Điều này là đặc biệt nghiêm trọng với máy thu kết hợp. Vì vậy, các máy thu kết hợp yêu cầu tín hiệu tham chiếu tại máy thu phải được đồng bộ về pha và tần số với tín hiệu thu được. Mặt khác, bên thu không thể biết chính xác được tín hiệu mà ta cần thu khi nào đến, do vậy điều quan trọng ta cần phải xác định được là: tần số lấy mẫu là bao nhiêu và lấy mẫu ở đâu trong chu kỳ của symbol đó để có kết quả chính xác nhất. Vì vậy, mạch khôi phục xung đồng hồ được thực hiện để điều chỉnh tần số lấy mẫu và pha lấy mẫu để đảm bảo máy thu sẽ quyết định chính xác nhất symbol nào đã được phát đi ở bên phát. Chính vì vậy, đồng bộ trong máy thu điều chế số là một vấn đề hết sức quan trọng, đóng vai trò then chốt trong việc quyết định thu đúng hoặc sai tín hiệu của máy thu số. Các mạch thực hiện chức năng đồng bộ đặc trưng cho mức độ phức tạp của thiết bị vì vậy nó ảnh hưởng lớn tới giá thành của máy thu số. Ngay từ khi máy thu điều chế số ra đời thì các nhà khoa học đã tập trung vào nghiên cứu các phương pháp đồng bộ sóng mang và đồng bộ xung đồng hồ. Đến nay, việc nghiên cứu lý thuyết với vấn đề này đã cơ bản hoàn thiện, trong khi đó với sự ra đời của công nghệ FPGA - là cơ sở để xây dựng các máy thu phát vô tuyến cấu hình mền (SDR) thì mọi nghiên cứu bây giờ tập trung vào các giải pháp thực hiện chúng trên phần cứng FPGA. Với mỗi công ty, mỗi hãng khác nhau sẽ có những giải pháp thực hiện khác nhau, tuy nhiên các giải pháp này không được công bố rộng rãi. Công trình nghiên cứu [4] trình bày về khôi phục sóng mang và khôi phục xung đồng hồ sử dụng FPGA trong vô tuyến cấu hình mềm nhưng mô hình đưa ra lại trên Matlab-Simulink, việc trình bày về khôi phục xung đồng hồ và thực hiện trên FPGA rất sơ sài, không có giải pháp thực hiện cụ thể. Công trình nghiên cứu [3] trình bày kỹ hơn về thực hiện đồng bộ sóng mang trên FPGA cho tín hiệu điều chế 16-QAM nhưng không trình bày về việc thực hiện đồng bộ xung đồng hồ. Công trình nghiên cứu [5] chỉ trình bày về xây dựng máy thu, máy phát 16-QAM trên FPGA một cách tổng quát. Hơn nữa các nghiên cứu này chưa đề cập và đánh giá về tỉ lệ lỗi bit ở đầu ra máy thu. Chính vì vậy, bài báo tập trung vào nghiên cứu các phương pháp đồng bộ sóng mang, đồng bộ xung đồng hồ và xây dựng các mạch điều chế, giải điều chế cho tín hiệu BPSK, QPSK, 16-QAM trên FPGA, khảo sát ảnh hưởng của các tham số tới chất lượng của các mạch khôi phục sóng mang và khôi phục xung đồng hồ qua đường cong xác suất lỗi bit, qua đó bước đầu làm chủ về mặt công nghệ trong thiết kế Nghiên cứu khoa học công nghệ Tạp chí Nghiên cứu KH&CN quân sự, Số 31, 06 - 2014 63 các máy thu phát vô tuyến cấu hình mềm, làm tiền đề và cơ sở cho các nghiên cứu tiếp theo để xây dựng máy thu phát vô tuyến cấu hình mềm trên nền công nghệ FPGA. 2. Đồng bộ sóng mang và đồng bộ xung đồng hồ trong máy thu điều chế số Vị trí của mạch đồng bộ sóng mang và đồng bộ xung đồng hồ trong máy thu điều chế số được thể hiện trên hình 1. Hình 1. Vị trí mạch khôi phục sóng mang và khôi phục xung đồng hồ trong máy thu số. Từ hình 1,ta thấy rằng tín hiệu thu được tại máy thu đầu tiên được giải điều chế phối hợp khi nhân nó với tín hiệu tạo ra từ bộ khôi phục sóng mang và được lọc thông thấp để khôi phục các tín hiệu băng gốc trên các kênh đồng pha và vuông pha. Bước tiếp theo cần thực hiện là lấy mẫu các tín hiệu bản tin với tốc độ symbol và quyết định symbol nào đã được nhận. 2.1. Đồng bộ sóng mang Đồng bộ sóng mang được giải quyết bằng một bộ PLL để tạo ra một sóng hình sin khóa pha với tín hiệu hình sin bên ngoài không biết trước về tần số và pha. Các thành phần cơ bản của PLL gồm một bộ tách sóng pha, một bộ lọc vòng và một bộ tạo dao động điều khiển số như chỉ ra trên hình 2. Hình 2. Các thành phần cơ bản của bộ PLL. Nguyên lý làm việc của PLL như sau: - Tín hiệu x(t) là một tín hiệu hình sin ở bên ngoài máy thu: () = () với () = + , như vậy x(t) có tần số và pha . - PLL tạo ra một hình nội tại y(t), () = (()) với () = + . - Nhiệm vụ của PLL là điều chỉnh () sao cho = và = . Khi thỏa mãn hai điều kiện này thì tín hiệu hình sin nội tại được khóa với tín hiệu hình sin bên ngoài. Có ba phương pháp khôi phục sóng mang chủ yếu là: (1) gửi kèm theo tín hiệu phát một tín hiệu sóng mang pilot, (2) Khôi phục sóng mang bằng vòng lặp lũy thừa bậc M, (3) Khôi phục sóng mang bằng vòng lặp Costas. Tuy nhiên trong thực tế thường sử dụng phương pháp 3. Một vòng lặp Costas khôi phục sóng mang cho tín hiệu QPSK như hình 3. Bộ lọc thông dải Bộ lọc vòng NCO Tín hiệu nội tại y(t) Đầu ra lọc vòng ( )loop t Sai pha ( )t Tín hiệu thu được x(t) Kỹ thuật điện tử & Khoa học máy tính L.H.Nam, N.H.Thọ, “Nghiên cứu các phương pháp công nghệ FPGA.” 64 (2 )ccos f t    (2 )csin f t    (t)r 2      QI t t cos sin  2sin    QI t t cos - sin     QI t sin t cos             QI t cos t sin          I t  Q t Ksin Hình 3. Khôi phục sóng mang bằng vòng lặp Costas cho QPSK. 2.2. Đồng bộ xung đồng hồ Cấu trúc phổ biến của vòng lặp khôi phục xung đồng hồ như trên hình 4. Hình 4. Cấu trúc vòng lặp khôi phục xung đồng hồ. Mục đích của vòng lặp khôi phục xung đồng hồ là điều chỉnh tần số lấy mẫu và pha lấy mẫu để lấy mẫu đầu ra bộ lọc phối hợp tại các đỉnh của nó, đảm bảo cho lỗi định thời là nhỏ nhất. Mỗi phương pháp tính lỗi định thời tương ứng với một phương pháp khôi phục xung đồng hồ, có 3 phương pháp khôi phục xung đồng hồ chính: - Thuật toán cổng sớm muộn: Thuật toán khôi phục xung đồng hồ cổng sớm muộn tính lỗi của nó bằng cách sử dụng các mẫu sớm và muộn so sánh với điểm lấy mẫu lý tưởng. Việc tính toán lỗi này cần có ít nhất 3 mẫu trên một symbol như trên hình 5. Hình 5. Phương pháp tính lỗi thuật toán cổng sớm muộn. Lỗi timing được tính theo công thức: = − (1) trong đó, là biên độ của mẫu sớm, là biên độ của mẫu muộn, các mẫu sớm và muộn có biên độ khác nhau. Sự khác nhau về biên độ được dùng để điều khiển lỗi cho vòng lặp khôi phục xung đồng hồ. Khi vòng lặp khôi phục xung đồng hồ hội tụ thì các mẫu sớm và mẫu muộn sẽ có biên độ bằng nhau. - Thuật toán Mueller và Muller: Thuật toán Mueller and Muller chỉ yêu cầu một mẫu trên một symbol. Lỗi timing được tính theo công thức sau: = () − () (2) trong đó yn là mẫu của symbol hiện tại và yn-1 là mẫu của symbol trước đó. Bộ quyết định cho ra các đầu ra tương ứng của mẫu hiện tại và mẫu trước đó là và . Ví dụ về việc tính giá trị Nghiên cứu khoa học công nghệ Tạp chí Nghiên cứu KH&CN quân sự, Số 31, 06 - 2014 65 lỗi timing theo thuật toán Mueller and Muller cho các trường hợp độ lệch định thời khác nhau được thể hiện trên hình 6(a), hình 6(b) và hình 6(c). Hình 6a. Định thời đúng: en = (-0.8 . 1) - (-1 . 0.5) = -0.3. Hình 6b. Định thời sớm: Hình 6c. Định thời muộn: en = (-1 . 1) - (-1 . 1) = 0. en = (-0.5 . 1) - (-1 . 0.8) = 0.3. - Thuật toán Gardner: Thuật toán này dùng 2 mẫu trên một symbol và có ưu điểm là ít nhạy cảm với độ lệch sóng mang. Thuật toán Gardner tính lỗi theo biểu thức sau: = ( − ). (3) Trong đó khoảng cách giữa hai mẫu yn và yn-2 là T giây, và khoảng cách giữa yn và yn-1 là T/2 giây. Ví dụ về việc tính giá trị lỗi timing theo thuật toán Gardner cho các trường hợp lấy mẫu đúng, sớm và muộn được thể hiện trên hình 7(a), hình 7(b) và hình 7(c). Hình 7a. Định thời đúng: Hình 7b. Định thời muộn: en=(-1-1) . 0=0. en=(-0.8 - 0.8) . (-0.2) = 0.32. Hình 7c. Định thời sớm: en=(-0.8-0.8). 0.2=-0.32. 3. XÂY DựNG CáC MạCH ĐIềU CHế, GIảI ĐIềU CHế Số Và Đồng bộ sóng mang, đồng bộ xung đồng hồ TRÊN PHầN CứNG FPGA 3.1. Mô hình thiết kế và kiểm tra Các mạch điều chế và giải điều chế BPSK, QPSK, 16-QAM được xây dựng trên ISE của Xilinx với mô hình như mô tả trên hình 8, hình 9. Hình 8. Sơ đồ xây dựng máy phát số BPSK/ QPSK/ 16-QAM. - Máy phát số BPSK, QPSK, 16-QAM được xây dựng với các khối chức năng chính: (1) Khối tạo chuỗi tín hiệu chuẩn để truyền; (2) Khối ánh xạ chuỗi tín hiệu chuẩn lên hai kênh I và Q; (3) Khối bộ lọc phát: sử dụng bộ lọc Cosine nâng; (4) t t t t t t Kỹ thuật điện tử & Khoa học máy tính L.H.Nam, N.H.Thọ, “Nghiên cứu các phương pháp công nghệ FPGA.” 66 Khối DDS: tạo ra tần số sóng mang điều chế; (5) Khối kết hợp: tạo tín hiệu điều chế BPSK/ QPSK/ 16-QAM và tăng tốc độ lấy mẫu tín hiệu. Hình 9. Sơ đồ xây dựng máy thu số BPSK/ QPSK/ 16-QAM. - Máy thu số BPSK, QPSK, 16-QAM được xây dựng với các thành phần chính: (1) Khối DDC: chuyển hạ dải tần của tín hiệu từ dải trung tần về dải cơ sở và giảm tốc độ lấy mẫu của tín hiệu; (2) Khối bộ lọc thu: sử dụng bộ lọc Cosine nâng; (3) Khối khôi phục sóng mang: sử dụng vòng lặp Costas; (4) Khối khôi phục xung đồng hồ: sử dụng thuật toán Gardner; (5) Bộ quyết định sẽ đưa ra quyết định bit nào đã được nhận. Mô hình kiểm tra bao gồm bộ điều chế, bộ tạo tạp âm AWGN, bộ giải điều chế và bộ đo xác suất lỗi bit như trên hình 10. Hình 10. Mô hình kiểm tra trên FPGA. 3.2. Kết quả xây dựng các mạch điều chế và giải điều chế số, đồng bộ sóng mang và đồng bộ xung đồng hồ trên phần cứng FPGA Các mạch điều chế BPSK, QPSK, 16-QAM, tạo kênh tạp âm AWGN, giải điều chế BPSK, QPSK, 16-QAM và đo tỉ lệ lỗi bit được xây dựng trên phần cứng FPGA với các tham số chính: Xung đồng hồ của hệ thống: fclk = 90MHz; Tần số trung tần: fc = 30MHz; Tốc độ symbol: Rs = 9900000 baud; Cửa sổ lỗi là 1000000 bits; Hệ số uốn của bộ lọc Cosine nâng là: anpha = 0.2, anpha = 0.25 và anpha = 0.35. 3.2.1. Kết quả xây dựng mạch điều chế và giải điều chế BPSK, QPSK, 16-QAM Để đánh giá kết quả xây dựng các mạch điều chế và giải điều chế BPSK, QPSK, 16- QAM, thì ngoài việc kiểm tra chức năng, chất lượng các khối trong mạch điều chế và giải điều chế, ta sẽ thay đổi hệ số uốn anpha của bộ lọc Cosine nâng để thu được các kết quả BER khác nhau. Với tín hiệu BPSK: Khối tạo tín hiệu truyền và điều chế tín hiệu Khối tạo kênh tạp âm AWGN Khối giải điều chế tín hiệu Khối đo xác suất lỗi bit Nghiên cứu khoa học công nghệ Tạp chí Nghiên cứu KH&CN quân sự, Số 31, 06 - 2014 67 Hình 11. Chòm sao tín hiệu BPSK trên Hình 12. Đường cong xác suất lỗi bit máy phân tích vector. của BPSK qua kênh AWGN. Với tín hiệu QPSK: Hình 13. Chòm sao tín hiệu QPSK trên Hình 14. Đường cong xác suất lỗi máy phân tích vector. bit của QPSK qua kênh AWGN. Với tín hiệu 16-QAM: Hình 15. Chòm sao tín hiệu 16-QAM Hình 16. Đường cong xác suất lỗi bit trên máy phân tích vector. của 16-QAM qua kênh AWGN. Từ kết quả BER của BPSK, QPSK và 16-QAM qua kênh AWGN trên hình 12, 14 và 16 ta thấy: - Đường cong BER của BPSK/ QPSK/ 16-QAM qua kênh AWGN thực tế bám theo đường cong BER của BPSK/ QPSK / 16-QAM qua kênh AWGN lý thuyết, cụ thể: với hệ số uốn của bộ lọc Cosine nâng anpha = 0.35 thì BER của BPSK thiệt so với lý thuyết 0.4dB, QPSK thiệt so với lý thuyết 0.5dB, 16-QAM thiệt so với lý thuyết 1dB; khi anpha = 0.2 thì BER của BPSK thiệt so với lý thuyết 0.8dB, QPSK thiệt so với lý thuyết 1.2dB, 16-QAM thiệt 2dB. Điều này là do sự phối hợp không hoàn toàn giữa bộ lọc thu và phát, và việc thực hiện đồng bộ sóng mang và đồng bộ xung đồng hồ không hoàn hảo. - BER của BPSK/ QPSK / 16-QAM tăng theo hệ số uốn anpha của bộ lọc Cosine nâng (BER khi anpha = 0.2 lớn hơn khi anpha = 0.25 và lớn hơn khi anpha = 0.35). Điều này là do khi anpha nhỏ sẽ dẫn đến xác suất xảy ra nhiễu xuyên symbol lớn vì ISI tỉ lệ nghịch với hệ số uốn lọc anpha của bộ lọc Cosine nâng, đồng thời yêu cầu đồng bộ xung đồng hồ ngặt nghèo hơn, cần độ chính xác cao hơn. 5 6 7 8 9 10 11 10 -6 10 -5 10 -4 10 -3 10 -2 Eb/No B E R BPSK qua kenh AWGN ly thuyet BPSK qua kenh AWGN thuc te voi anpha=0.35 BPSK qua kenh AWGN thuc te voi anpha=0.25 BPSK qua kenh AWGN thuc te voi anpha=0.2 0 1 2 3 4 5 6 7 8 9 10 10 -6 10 -5 10 -4 10 -3 10 -2 10 -1 Eb/No BE R QPSK qua kenh AWGN ly thuyet QPSK qua kenh AWGN thuc te voi anpha=0.35 QPSK qua kenh AWGN thuc te voi anpha=0.25 QPSK qua kenh AWGN thuc te voi anpha=0.2 0 2 4 6 8 10 12 14 10 -5 10 -4 10 -3 10 -2 10 -1 10 0 Eb/No BE R 16QAM qua kenh AWGN thuc te voi anpha=0.35 16QAM qua kenh AWGN thuc te voi anpha=0.2 16QAM qua kenh AWGN ly thuyet Kỹ thuật điện tử & Khoa học máy tính L.H.Nam, N.H.Thọ, “Nghiên cứu các phương pháp công nghệ FPGA.” 68 3.2.2. Đánh giá ảnh hưởng của hệ số khuếch đại bộ lọc vòng tới chất lượng mạch khôi phục sóng mang và khôi phục xung đồng hồ Các mạch khôi phục sóng mang và khôi phục xung đồng hồ đều sử dụng bộ lọc vòng bậc hai để bám lỗi pha và lỗi tần số của tần số sóng mang và tần số lấy mẫu tín hiệu. Trong đó, hệ số khuếch đại bộ lọc vòng quyết định băng thông của vòng khóa pha, hay ảnh hưởng tới chất lượng của việc bám pha và tần số. Vì vậy, trong bài báo này, ta đi đánh giá ảnh hưởng của hệ số khuếch đại bộ lọc vòng tới chất lượng của mạch khôi phục sóng mang và khôi phục xung đồng hồ bằng cách thay đổi các giá trị của hệ số khuếch đại bộ lọc vòng trong từng mạch khôi phục sóng mang và khôi phục xung đồng hồ sau đó đánh giá thông qua đường cong xác suất lỗi bit ở đầu ra máy thu với tín hiệu QPSK. a. ảnh hưởng của hệ số khuếch đại bộ lọc vòng tới mạch khôi phục sóng mang Để đánh giá ảnh hưởng của hệ số khuếch đại bộ lọc vòng (K) tới mạch khôi phục sóng mang trước tiên ta cố định hệ số anpha = 0.35 và cố định mạch khôi phục xung đồng hồ, sau đó ta thay đổi hệ số K với các giá trị K=1, K=2, K=4, K=8 để thu được các kết quả khác nhau như trên hình 17: Hình 17. Ảnh hưởng của hệ số khuếch đại bộ lọc vòng tới mạch khôi phục sóng mang. Từ kết quả trên hình 17 ta thấy rằng, chất lượng của mạch khôi phục sóng mang đạt tốt nhất với K=1 và giảm dần khi K tăng lên, sự giảm này không đều mà nó giảm nhanh theo sự tăng của K. Tức là mạch vòng khóa pha sẽ mất ổn định khi K lớn. Điều này là do khi K lớn thì tín hiệu lỗi đưa tới điều khiển NCO sẽ có nhiều thành phần nhiễu và tạp âm hơn dẫn tới việc bám theo lỗi tần số và lỗi pha sẽ không chính xác. b. ảnh hưởng của hệ số khuếch đại bộ lọc vòng tới mạch khôi phục xung đồng hồ Để đánh giá ảnh hưởng của hệ số K tới mạch khôi phục xung đồng hồ, trước tiên ta cũng cố định hệ số anpha = 0.35 và cố định mạch khôi phục sóng mang, sau đó ta thay đổi hệ số K với các giá trị K=2, K=2-1, K=2-3,K=2-5, K=2-7, K=2-9 để thu được các kết quả khác nhau như trên hình 18: Hình 18. Ảnh hưởng của hệ số khuếch đại bộ lọc vòng tới mạch khôi phục xung đồng hồ. 0 2 4 6 8 10 12 10 -6 10 -5 10 -4 10 -3 10 -2 10 -1 10 0 Eb/No B E R QPSK qua kenh AWGN ly thuyet K=1 K=2 K=4 K=8 0 2 4 6 8 10 12 10 -6 10 -5 10 -4 10 -3 10 -2 10 -1 10 0 Eb/No B E R QPSK qua kenh AWGN ly thuyet K=2 K=1/21 K=1/23 K=1/25 K=1/27 K=1/29 Nghiên cứu khoa học công nghệ Tạp chí Nghiên cứu KH&CN quân sự, Số 31, 06 - 2014 69 Từ kết quả trên hình 18 ta thấy rằng, chất lượng của mạch khôi phục xung đồng hồ đạt tốt nhất với K=2-3. Chất lượng của tín hiệu thu với K=2-1, K=2-3, K=2-5, K=2-7 có sự chênh lệch ít, với K=2-9, K=2 thì chất lượng tín hiệu thu suy giảm một cách rõ rệt, điều này là hoàn toàn tương tự như trong trường hợp mạch khôi phục sóng mang. 3. Kết luận Bài báo đã giới thiệu các phương pháp đồng bộ sóng mang và đồng bộ xung đồng hồ cơ bản trong máy thu điều chế số, xây dựng các mạch điều chế, giải điều chế, khôi phục sóng mang và khôi phục xung đồng hồ cho tín hiệu BPSK, QPSK, 16-QAM trên phần cứng FPGA, đánh giá về chất lượng của các mạch điều chế, giải điều chế, ảnh hưởng của các tham số tới chất lượng mạch khôi phục sóng mang và khôi phục xung đồng hồ khi truyền tín hiệu qua kênh AWGN qua đường cong xác suất lỗi bit, qua đó làm chủ về công nghệ thiết kế máy thu phát vô tuyến cấu hình mềm. Tài liệu tham khảo [1]. Nguyễn Quốc Bình, “Kỹ thuật truyền dẫn số”, NXB Quân đội, 2001, 245tr. [2]. Fuqin Xiong, “Digital Modulation Techniques", Boston, London, 2000, pag.686. [3]. Chris Dick, Fred Harris, Michael Rice, “FPGA Implemention of Carrier Synchronization for QAM Receivers", J. of VLSI Sig. Processing 36, pp. 57-71, Oct.2004. [4]. Chris Dick, Fred Harris, Michael Rice, “Synchronization in Software Radios - Carrier and Timing Recovery Using FPGAs”, Proceeding of 2000 IEEE Symposium on Field- Programmable Custom Computing Machines. [5]. Xuan-Thang Vu, Nguyen Anh Duc, Trinh Anh Vu, “16-QAM Transmitter and Receiver Design Based on FPGA”, IEEE Inter. Symposium on Elec.Design, Test and Appl., 2010. [6]. Mikio IWAMURA, Seizo SEKI, Kazuhiro MIYAUCHI, “Experiments on Decision Feedback Carrier Recovery Loop of QPSK", 1999, Vol.E82-B, no.6, pp. 974-977. [7]. J. G. Proakis, "Digital Communications", McGraw-Hill, NY, 1995. ABSTRACT STUDY OF SYNCHRONOUS IN DIGITAL RECEIVER BASE ON THE FPGA TECHNOLOGY In this paper provides the methods of synchronous in digital receiver and their applications on FPGA. In particular, the carrier synchronization, timing synchronization, the positions and methods of implementing them are presented. The modulation and demodulation based on FPGA platform with BPSK, QPSK and 16-QAM modulation signals are created. The quality of the modulation and demodulation, carrier synchronization and timing synchronization are also evaluated by BER (Bit Error Rate). Keywords: SDR, FPGA, BPSK, QPSK, 16-QAM, Carrier synchronization, Timing synchronization Nhận bài ngày 02 thỏng 03 năm 2014 Hoàn thiện ngày 18 thỏng 05 năm 2014 Chấp nhận đăng ngày 25 thỏng 05 năm 2014 Địa chỉ: Học viện Kỹ thuật Quân sự, ĐT: 01689050800.