Luận văn Tốt nghiệp Thiết kế và thi công Card ghi - đọc EPROM

BỘ GIÁO DỤC VÀ ĐÀO TẠO ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH TRƯỜNG ĐẠÏI HỌC SƯ PHẠM KỸ THUẬT KHOA ĐIỆN – ĐIỆN TỬ BỘ MÔN ĐIỆN TỬ    LUẬÄN VĂÊN TỐÁT NGHIỆÄP Đề tài: THIẾT KẾ VÀ THI CÔNG CARD GHI- ĐỌC EPROM Sinh Viên Thực Hiện : NGÔ SỸ Lớp: 95 KĐĐ Giáo Viên Hướng Dẫn: TRẦN VĂN TRỌNG TRƯƠNG T. BÍCH NGÀ TP. HỒ CHÍ MINH THÁNG 03/2000 Đại Học Quốc Gia Tp. Hồ Chí Minh Cộng Hòa Xã Hội Chủ NghĩaViệt Nam Trường Đại Học Sư Phạm Kỹ Thuật Độc Lập – Tự Do – Hạnh Phúc -----oOo----- -----oOo----- KHOA ĐIỆN BỘ MÔN ĐIỆN TỬ NHIỆM VỤ LUẬN VĂN TỐT NGHIỆP Họ và tên: NGÔ SỸÂ Niên khóa: 1995-2000 Ngành : Kỹ Thuật Điện –Điện Tử 1. Đầu đề luận văn: THIẾT KẾ VÀ THI CÔNG CARD GHI ĐỌC EPROM ...................................................................................................................................... 2. Cơ sở ban đầu: ...................................................................................................................................... ...................................................................................................................................... 3. Nội dung các phần lý thuyết và tính toán: ...................................................................................................................................... ...................................................................................................................................... 4. Các bản vẽ và đồ thị: ...................................................................................................................................... ...................................................................................................................................... 5. Giáo viên hướng dẫn: TRẦN VĂN TRỌNG – TRƯƠNG T. BÍCH NGÀ 6. Ngày giao nhiệm vụ : ............................................................................................. 7. Ngày hoàn thành nhiệm vụ:.................................................................................. THÔNG QUA BỘ MÔN Ngày…………tháng…………năm………….. Giáo viên hướng dẫn Chủ nhiệm bộ môn TRẦN VĂN TRỌNG TRƯƠNG T. BÍCH NGÀ NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. NHẬN XÉT CỦA HỘI ĐỒNG CHẤM LUẬN VĂN TỐT NGHIỆP ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. ............................................................................................................................. MỤC LỤC PHẦN I: MỞ ĐẦU............................................................................... 1 C@ƯƠNG I: CHƯƠNG DẪN NHẬP........................................................2 I. ĐẶT VẤN ĐỀ .....................................................................................2 II. GIỚI HẠN ĐỀ TÀI..............................................................................2 III. MỤC ĐÍCH NGHIÊN CỨU ................................................................3 CHƯƠNG II: CƠ SỞ LÝ LUẬN ...............................................................4 I. ĐẶC ĐIỂM, YÊU CẦU ĐỀ TÀI ........................................................4 II. MỤC ĐÍCH ĐỀ TÀI ............................................................................4 III. PHƯƠNG PHÁP THIẾT KẾ ...............................................................4 IV. PHƯƠNG PHÁP THU THẬP DỮ LIỆU .............................................4 V. TRÌNH TỰ THIẾT KẾ ........................................................................5 PHẦN II: NỘI DUNG.......................................................................... 6 CHƯƠNG I. TỔNG QUAN MẠCH TÍCH HỢP.......................................7 I. ĐỊNH NGHĨA ......................................................................................7 II. VI MẠCH SỐ ......................................................................................7 III. VI MẠCH NHỚ ...................................................................................8 IV. VI MẠCH VI XỬ LÝ ........................................................................10 CHƯƠNG II: GIỚI THIỆU KIT PROFI – 5E .......................................12 I. GIỚI THIỆU VỀ IC 2764 ..................................................................12 II. GIỚI THIỆU VỀ VI XỬ LÝ 8085 .....................................................16 III. GIỚI THIỆU VỀ 8255A ....................................................................19 IV. GIỚI THIỆU VỀ KIT PROFI – 5E ....................................................28 CHƯƠNG III. THIẾT KẾ PHẦN CỨNG...............................................33 I. KHÁI NIỆM ......................................................................................33 II. NGUỒN CUNG CẤP ........................................................................34 III. CARD GHI DỌC EPROM.................................................................36 CHƯƠNG IV. THIẾT KẾ PHẦM MỀM ................................................44 I. GIỚI THIỆU ......................................................................................44 II. SƠ ĐỒ KHỐI.....................................................................................44 III. CHƯƠNG TRÌNH PHẦN MỀM........................................................56 PHẦN III: PHẦN KẾT LUẬN ......................................................... 68 I. TỔNG KẾT........................................................................................68 II. ĐÁNH GIÁ ........................................................................................68 III. HƯỚNG PHÁT TRIỂN .....................................................................68 IV. TÀI LIỆU THAM KHẢO ..................................................................69 LỜI NÓI ĐẦU Trong thời đại bùng nổ thông tin, khoa học kỹ thuật, sự ra đời và phát triển vượt bậc của bộ vi xử lý đã làm thay đổi cấu trúc hầu hết các ngành trong mọi lãnh vực. Trong hệ thống tự động điều khiển, máy tính, mạng điện thoại… hoạt động dưới sự điều khiển của bộ vi xử lý theo một chương trình lập sẵn được lưu giữ trong một vi mạch nhớ mà người ta thường gọi là ROM (Read Only Memory). Mặc dù ROM không được nhắc đến trong bộ vi xử lý, nhưng nó có mặt hầu hết trong các hệ vi xử lý và cùng phát triển đồng thời với sự phát triển của bộ vi xử lý để đáp ứng kịp thời với hoạt động của các hệ này. Vi mạch nhớ có nhiều loại, nhưng hiện nay EPROM được sử dụng nhiều nhất do những ưu việt của nó. Vấn đề đặt ra là làm sao chúng ta có thể ghi một chương trình điều khiển vào EPROM? Và cách thức chúng ta đọc được một chương trình đã nạp sẵn trong EPROM như thế nào? Đó chính là chức năng của một mạch ghi đọc EPROM mà đề tài đã thiết kếâ và thi công. Do thời gian thực hiện đề tài có hạn, hơn nữa đây là lần đầu tiên làm việc với tính năng độc lập nên việc mở rộng đề tài không thực hiện được mà chỉ dừng lại ở mức độ đơn giản và khả năng sai sót có thể xảy ra. Em rất mong sự góp ý của quý thầy cô và các bạn để đề tài hoàn chỉnh hơn. TP. Hồ Chí Minh tháng 3 năm 2000. Sinh viên thực hiện NGÔ SỸ LỜI CẢM ƠN Sau những tháng ngày miệt mài tìm hiểu, học hỏi luận văn đã hoàn thành đúng thời gian quy định. Trong suốt thời gian này, em luôn được sự giúp đỡ của quý thầy cô trong Khoa Điện. Đặc biệt là sự hướng dẫn tận tình, những lời động viên khích lệ của thầy Trần Văn Trọng và cô Trương Thị Bích Ngà, hai giáo viên đã hướng dẫn cho em. Em không biết nói gì hơn để bày tỏ lòng biết ơn chân thành đến quý thầy cô. Người đã vì em mà bỏ ra biết bao công sức để cho đề tài em được trọn vẹn. Qua đây em xin gởi đến thầy Trần Văn Trọng và cô Trương Thị Bích Ngà lời kính chúc sức khỏe để đi hết sự nghiệp trồng người của mình, góp phần đào tạo những nhân tài cho đất nước cũng như tạo tiếng vang cho Trường ĐH Sư Phạm Kỹ Thuật. Xin chân thành cảm ơn các bạn bè, thân hữu đã cođ những đóng góp cho đề tài hoàn thành trọn vẹn. TP. Hồ Chí Minh tháng 3 năm 2000. Sinh viên thực hiện NGÔ SỸ PHẦN I CHƯƠNG DẪN NHẬP ĐẶT VẤN ĐỀ: Với xu hướng khoa học kỹ thuật ngày càng phát triển mạnh mẽ, nhất là trong lĩnh vực thông tin viễn thông, điện tử, công nghiệp… Nhiều thiết bị, linh kiện mới đã ra đời thay thế cho những thiết bị, linh kiện trước đó có phần hạn chế. Nhờ sự vi mạch hóa đã đem lại những lợi ích to lớn cho cuộc sống của con người. Hầu hết khi xử lý dữ liệu, điều khiển… người ta đều chọn xử lý trên nền tảng số học và đại số logic, với sự trợ giúp của các hệ vi mạch số. Đặc biệt là các hệ vi mạch số lập trình được mà người ta thường gọi là ROM (Real Only Memory). Vì thế em sẽ khảo sát cách ghi đọc EPROM để làm đề tài tốt nghiệp của mình. GIỚI HẠN ĐỀ TÀI: Tuy ROM không được nhắc đến trong bộ vi xử lý, nhưng nó hiện diện hầu hết trong tất cả các hệ vi xử lý và nó phát triển đồng thời với sự phát triển của bộ vi xử lý, để đáp ứng kịp thời của hệ này. Theo suốt quá trình phát triển của ROM, em nhận thấy hiện nay hầu hết các ứng dụng đều tập trung vào EPROM vì những ưu việt của nó. Với khả năng có hạn, hơn nữa thời gian tiến hành đề tài chỉ trong thời gian ngắn nên chỉ thiết kế mạch ghi đọc EPROM dùng kit vi xử lý với một loại EPROM duy nhất đó là 2764. Luận văn bao gồm những nội dung sau: - Chương I: Tổng quát về mạch tích hợp. - Chương II: Giới thiệu kit PROFI – 5E. - Chương III: Thiết kế mạch ghi đọc EPROM. - Chương IV: Thiết kế phần mềm. MỤC ĐÍCH NGHIÊN CỨU: Với tầm quan trọng của ROM trong các ứng dụng thực tế, từ những nhu cầu sinh hoạt – giải trí hằng ngày đến những ứng dụng trong đo lường, điều khiển… Để các thiết bị giảm tối thiểu sự cố và chính xác thì đòi hỏi những chương trình phải được lập trình sẵn. Vì muốn hiểu sâu trong việc lập trình của EPROM nên em đã chọn đề tài card ghi đọc EPROM để trao dồi, mở rộng kiến thức cho mình. CHƯƠNG II: CƠ SỞ LÝ LUẬN ĐẶC ĐIỂM, YÊU CẦU CỦA ĐỀ TÀI: Với khả năng có hạn, hơn nữa yêu cầu đặt ra của đề tài là không đi rộng hết các loại ROM mà đi sâu vào một linh kiện được sử dụng rộng rãi hiện nay là EPROM 2764. Do đó đề tài sẽ thiết kế card ghi đọc EPROM có những đặc điểm sau: - Card phải dễ sử dụng, kích thước nhỏ gọn. - Độ tin cậy cao. - Dể di chuyển. MỤC ĐÍCH CỦA ĐỀ TÀI: Đề tài mà em thiết kế không có sự quy mô như những đề tài của đàn anh đi trước. Nhưng không vì thế mà nó kém đi phần thực tế. Do tính chất thông dụng của EPROM trong đời sống thì việc thiết kế card ghi đọc EPROM dùng kit vi xử lý có những thuận lợi hơn việc giao tiếp bằng máy tính về phương diện kinh tế cũng như kích thước. Ngoài ra, đề tài sẽ là những gì đúc kết lại sau những năm ngồi trên ghế giảng đường của trường ĐH Sư Phạm Kỹ Thuật. PHƯƠNG PHÁP THIẾT KẾ: Từ những đặc điểm, yêu cầu của đề bài, em đã chọn ra phương áf thực hiện theo trình tự sau: - Tham khảo ý kiến của giáo viên, bạn bè và thu thập tài liệu liên quan. - Đề ra phương án thi công có tính khả thi xét trên các mặt kinh tế và kỹ thuật. - Thực hiện theo phương án, thi công dưới sự chỉ dẫn của giáo viên hướng dẫn. PHƯƠNG PHÁP THU THẬP DỮ LIỆU: Những tài liệu, những vấn đề có liên quan đến đề tài chủ yếu do giáo viên hướng dẫn cung cấp. Ngoài ra, em còn tham khảo ý kiến của quý thầy cô trong Khoa Điện và các bạn bè thân thuộc. Em cũng bỏ ra rất nhiều thời gian để tự mình nghiên cứu, tìm tòi những phần liên quan trong đề tài. TRÌNH TỰ THIẾT KẾ: Sau khi bắt tay vào làm đề tài, em đã tuân thủ các bước sau: - Thu thập dữ liệu. - Phân tích dữ liệu. - Đề ra các phương án và lựa chọn. - Thi công. - Kiểm tra và kết luận. PHẦN II CHƯƠNG I: TỔNG QUAN VỀ MẠCH TÍCH HỢP ĐỊNH NGHĨA: Mạch tích hợp là mạch điện mà các phần tử được chế tạo đồng thời trên cùng một đế, và các phần tử này không tách rời nhau, thông thường người ta gọi là IC (Intergrated Circuit). Với sự phát triển không ngừng về kỹ thuật và công nghệ chế tạo linh kiện điện tử, đã cho ra đời những mạc` tích hợp có độ tin cậy cao, kích thước nhỏ. Tính đa dụng cũng như tính kinh tế cũng được phát huy. Theo mức độ tích hợp ta phân ra các mạch tích hợp sau:  Loại nhỏ ( SSI ) chứa dưới 12 cổng logic cơ bản.  Loại vừa ( MSI ) tích hợp đến cả trăm cổng logic cơ bản.  Loại lớn ( LSI ) tích hợp đến cả ngàn cổng logic cơ bản.  Loại cực lớn ( VLSI ) tích hợp đến hơn một ngàn cổng logic. Đây là các loại mạch vi xử lý . Theo chức năng vi mạch người ta phân ra các loại sau:  Vi mạch tương tự ( Analog IC ).  Vi mạch số (Digital IC ).  Vi mạch chuyển đổi ADC, DAC ( Analog – Digital Converter ).  Vi mạch nhớ ( Memory IC ).  Vi mạch vi xử lý (Processor). Và nhiều loại vi mạch chuyên dụng khác nữa. VI MẠCH SỐ: Vi mạch số là các vi mạch mà nó chỉ làm việc đúng với các tín hiệu gián đoạn, rời rạc. Các tín hiệu này chính là các giá trị có điện (High) và không có điện (Low) của điện áp. Với sự phát triển rất nhanh vað mạnh của kỹ thuật số. Vi mạch số ngày nay đang được ưa chuộng và được ứng dụng trong các ngành then chốt như: máy tính điện tử, đo lường, điều khiển… cũng như trong lĩnh vực dân dụng như quang báo… Bằng công nghệ khác nhau mà nhà chế tạo đã sản xuất ra IC số theo 2 loại chính để tạo nên 2 loại IC phổ biến. TTL ( Transistor – Transistor logic ) làm việc ở mức điện áp 5v ± 10%. CMOS ( Complementary Mos) làm việc ở điện áp cao hơn với 1 dãy rộng. Điển hình của loại IC TTL là họ 74xx, 74Hxx, 74LSxx,… và cho CMOS là 74Cxx,74CHxx, 45xx. Mỗi loại có những ưu việt cũng như khuyết điểm riêng. Tùy vào những ứng dụng cụ thể mà ta chọn cho thích hợp. VI MẠCH NHỚ: Là vi mạch có khả năng lưu trữ dữ liệu. Về mặt điện tích thì chúng được xem như nhiều ô nhớ mà ta có thể đặt vào một giá trị điện áp là High hoặc Low. Và giá trị này sẽ được lưu trữ theo thời gian tùy theo từng loại. Có 2 loại mạch nhớ cơ bản là ROM và RAM. III.1. Ram ( Random Access Memory): Là bộ nhớ có thể truy xuất và ghi vào. Nói cách khác RAM là bộ nhớ thay đổi, nghĩa là nó sẽ mất dữ liệu khi bị mất nguồn nuôi. Có 2 loại RAM sau: III.1.1. SRAM ( Static RAM): Được gọi là RAM tĩnh, là dạng RAM hoạt động theo nguyên tắc của Flip – Flop D. dữ liệu ghi vào được tồn trữ theo thời gian. III.1.2. DRAM ( Dynamic RAM): Được gọi là RAM động. Là dạng RAM hoạt động như tụ điện, do đó dữ liệu có thể bị mất sau khi ngắt điện. Vì thế đối với DRAM để đảm bảo không mất dữ liệu thì ta phải làm tươi RAM sau một khoảng thời gian ấn định. III.2. ROM (Real Only Memory): Là bộ nhớ chỉ có thể đọc được dữ liệu được ghi trước từ nó. Nhưng cũng có một số loại ROM ta có thể ghi vào nó với một số điều kiện đặc biệt. Hình 1: Sơ đồ logic ROM được đơn giản hóa. Tùy theo công nghệ chế tạo và cách thức ghi dữ liệu mà ta có các loại ROM sau: ROM A3 A2 A1 A0 D7 D0 Data bus Andress Bus Control Input III.2.1. PROM (Programmable ROM ): Là loại chỉ ghi được dữ liệu một lần và không đổi được nữa. Người sử dụng có thể tự lập trình trên PROM. Thường gọi là ROM cầu chì, có giá thành thấp, được sử dụng trong các ứng dụng quy mô nhỏ. III.2.2. MROM (Mask – Programmed ROM): Là loại ROM chỉ sản xuất theo đơn đặt hàng vì chỉ được lập trình một lần duy nhất và chương trình được cài sẵn trong quá trình chế tạo của nhà sản xuất. III.2.3. EPROM (Erasable ROM): Là loại ROM lập trình được nhiều lần. Mỗi lần lập trình sai có thể lập trình lại bằng cách xóa đi trước khi thực hiện chương trình mới. Xóa EPROM bằng cách chiếu tia cực tím vào cửa sổ trên thân EPROM. Khi EPROM được xóa sạch có nghĩa là toàn bộ tế bào nhớ đều ở mức 1. EPROM được ký hiệu 27xxxx. III.2.4. EEROM (Electrically EPROM ): EPROM có 2 nhược điểm sau: Muốn thay đổi chương trình khác phải đem đi xóa và lập trình lại, việc này rất tốn thời gian. Khi ta muốn thay đổi nội dung của một bit tại một địa chỉ nào đó thì phải xóa toàn bộ EPROM. Do đó EEPROM đã ra đời để cải tiến EPROM. EEPROM có thể xóa bằng điện. Và khi xóa có thể xóa toàn bộ hay từng từ (Word) trong ma trận nhớ. Ký hiệu EEPROM: 28xxx. Điện áp lập trình là 5v vì bên trong có bộ chuyển đổi DC sang DC (từ 5v÷21v). VI MẠCH VI XỬ LÝ: Vi xử lý là vi mạch lớn hoặc cực lớn (LSI hoặc VLSI ) có chức făng tương tự đơn vị xử lý trung tâm ( CPU: Center Processer Unit ) của máy tính thông thường nhưng mức độ thấp hơn về tốc độ cũng như về khả năng xử lý và xuất dữ liệu. Một vi xử lý có thể thực hiện vài trăm lệnh đến hàng ngàn lệnh. Do đó nó có khả năng thực hiện được rất nhiều việc khác nhau tùy theo yêu cầu của người sử dụng. Tính ưu việt của vi xử lý trong kỹ thuật điều khiển và đo lường ngày càng được khẳng định do tính mềm dẻo của phần mềm. Mặc dù nó phức tạp trong hoạt động thiết kế, nhưng tính kinh tế là một ưu điểm và kích thước nhỏ. Thông thường 1 hệ vi xử lý gồm có 2 phần chính:  Phần cứng.  Phần mềm. Phần cứng bao gồm 3 phần chủ yếu: đơn vị xử lý trung tâm (CPU), khối nhớ, khối vào ra. Ngoài ra còn có các đường dẫn tín hiệu, bộ dao động … Phần mềm: là các chương trình do người sử dụng viết để điều khiển theo yêu cầu của mình. Một số vi xử lý thông dụng hiện nay là Z80, 6800, 8085, 8031… Càng về sau thì các hệ vi xử lý càng tiến bộ về khả năng xử lý dữ liệu và tốc độ xử lý… Sơ đồ cấu trúc 1 bộ vi xử lý: CPU ROM RAM I/O OUT IN Addess Bus Data Bus Control Bus CHƯƠNG II: GIỚI THIỆU KIT PROFI – 5E GIỚI THIỆU VỀ EPROM 2764 I.1. GIỚI THIỆU: EPROM 2764 do hãng Intel sản xuất có các đặc điểm. Nguồn cung cấp Vcc = 5v. Dung lượng: 8k x 8 bit ( gồm 65.536 bit). Thời gian tối đa để lập trình chọn IC 2764 là 420s. Thời gian truy xuất tối đa:  Chế độ bình thường là 280 ns.  Chế độ nhanh là 200ns. Xung lập trình đơn. Công suất tiêu tán thấp.  Ở chế độ hoạt động: dòng tối đa 150mA  Ở trạng thái chờ: dòng tối đa 35mA. Hoạt động dựa trên các thông số của họ TTL. Ngõ ra 3 trạng thái. Lập trình bằng điện và xóa bằng tia cực tím. I.1.1. SƠ ĐỒ CHÂN CỦA EPROM 2764: Trong đó: A0 đến A12 bus địa chỉ (ngõ vào). D0 đến D7 bus dữ liệu (ngõ ra). OE: điều khiển cho phép ngõ ra (ngõ vào). CE: điều khiển chọn chip (ngõ vào). Vpp: điện áp lập trình. PGM: xung lập trình với độ rộng cần thiết. I.1.2. BẢNG TRẠNG THÁI HOẠT ĐỘNG EPROM 2764: CHÂN Chế độ CE (20) OE (22) PGM (27) VPP (1) VCC (28) OUTPUT (11-13,15-19) Đọc VIL VIL VIH VCC VCC Ra Chờ VIH X X VCC VCC Z cao Nạp C/T VIL X VIL VPP VCC Vào Kiểm C/T VIL VIL VIH VPP VCC Ra Cấm nạp C/T VIH X X VPP VCC Z cao Trong đó các điện áp: VIH tương ứng với mức logic 1 của TTL. VIL tương ứng với mức logic 0 của TTL. X: là trạng thái không quan tâm. I.1.3. SƠ ĐỒ KHỐI EPROM 2764: I.2. CHẾ ĐỘ ĐỌC: Logic điều khiển Giải mã Y Giải mã X Đệm ngõ ra Mạch của Y (Y gating) Ma trận nhớ 65.536 bit D0÷D7 Vpp Vcc GND A0÷A12 OE CE/PGM A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 CE OE PGM VPP 00 01 02 03 04 05 06 07 11 12 13 15 16 17 18 19 10 9 8 7 6 5 4 3 25 24 21 23 2 20 22 27 1 2764 Giản đồ xung chu kỳ đọc: Khi các chân CE, OE ở mức logic 0 và Vpp ở +5v thì chế độ đọc được xác lập. Dữ liệu chỉ xuất ra trong một khoảng thời gian tACC, tOE. I.3. CHẾ ĐỘ CHỜ: Từ bảng trạng thái, khi CE ở mức logic 1, Vpp ở mức +5v thì chế độ chờ được thiết lập. Ở chế độ này làm giảm công suất tiêu thụ còn 75%. Dòng điện tiêu thụ tối đa 35 mA. Các ngõ ra ở 3 trạng thái (Hi – Z ), độc lập với ngõ vào CE. I.4. CHẾ ĐỘ LẬP TRÌNH: Chế độ lập trình sẽ được hoàn hảo khi EPROM đã được xóa sạch. Khi đó, các bit của EPROM đều ở trạng thái logic 1. Việc lập trình được tiến hành từ địa chỉ thấp nhất đến địa chỉ cao hơn và nó sẽ kết thúc khi ta hết dữ liệu đưa vào mà không đòi hỏi là phải chiếm hết các ô nhớ của EPROM. Để lập trình EPROM 2764 ta cần thực hiện các bước cơ bản sau: Đưa địa chỉ vào bus địa chỉ của EPROM để chọn ô nhớ lập trình. Đưa dữ liệu cần nạp vào bus dữ liệu của EPROM. Mỗi lần dữ liệu vào thì ô nhớ tự động tăng lên 1 đơn vị. Điện áp cần nạp EPROM 2764: Vpp =+21v hoặc =+12,5v Chân CE được nối xuống mass (mức logic 0). Khi công việc trên đã hoàn tất nghĩa là địa chỉ và dữ liệu đã ổn định thì xung lập trình được đưa vào chân PGM. Giản đồ xung lập trình: Khi lập trình, người lập trình có thể thâm nhập bất kỳ ô nhớ nào vào bất kỳ lúc nào. Việc chọn địa chỉ có khoảng cách liên tục hay ngẩu nhiên. I.5. CHẾ ĐỘ CẤM LẬP TRÌNH: Chế độ này sẽ thực thi khi người viết chương trình điều khiển chân CE lên mức logic 1. Lúc này các ngõ ra ở tổng trở cao. Chế độ cấm lập trình nói chung và chân CE nói riêng được xem như là một công tắc chọn lựa khi mà ta lập trình song song nhiều EPROM 2764 cùng một lúc. I.6. CHẾ ĐỘ KIỂM TRA LẬP TRÌNH: Khi ta chuyển sang chế độ này với mục đích là kiểm tra những dữ liệu vừa nhập và xem có sai sót không. Khi kiểm tra các chân CE, OE ở mức logic 0, Vpp = +21v. GIỚI THIỆU VI XỬ LÝ 8085: Vi xử lý 8085 do hãng Intel sản xuất. Đó là vi xử lý 8 bit, các vi xử lý 8 bit là sự cải tiến của các vi pử lý 4 bit ra đời vào đầu thập niên 70. Có nhiều hãng sản xuất vi xử lý 8 bit như: Intel, Motorola, Zilog… Việc chọn vi xử lý 8085 làm kit có những ưu việt của nó. II.1. ĐẶC TÍNH ĐIỆN: Nguồn cung cấp: 5v ±10%, Imax = 170 mA. Tần số xung đồng hồ: 5MHz. Mạch tích xung đồng hồ được tích hợp có thể sử dụng thạch anh, mạch RC, LC bên ngoài. Đơn vị điều khiển được tích hợp. Có 4 vector ngắt, trong đó có một dành cho nhu cầu ngắt không ngăn được (Non – Maskable). Và một tương thích với 8080A. Cổng vào/ra nối tiếp. Tính nhị phân, thập phân và thập lục phân (tính 16 bit). Khả năng định địa chỉ trực tiếp 64 Kbyte. Phần mềm tương thích 100% với Z80. II.2. CẤU TRÚC PHẦN CỨNG 8085: Sơ đồ chân của vi xử lý 8085 và sơ đồ logic ở hình 8. Trong đó chức năng của các chân được trình bày dưới đây: Chân Ký hiệu In/Out 3 state Ý nghĩa 1,2 X1, X2 I X1, X2 là 2 ngõ vào của mạch dao động. Tần số ngõ vào được chia bơĩi 2 mạch chia bên trong. Tần số làm việc phụ thuộc vào loại vi xử lý . Đối với 8085A là 6 MHz. Đối với 8085A1 là 12MHz. Đối với 8085A2 là 10MHz. 3 Reset out O Cho biết CPU đang reset. Tín hiệu này có thể dùng để reset các thành phần khác trong mạch. 4 SOD O Serial output. Ngõ ra dữ kiệu nối tiếp được xác định bởi lệnh Sim. 5 SID I Serial input ngõ vào dữ liệu nối tiếp. Nó được nạp vào bit thứ 7 của thanh ghi A khi thực hiện lệnh RIM. 6 TRAP I Trap: tín hiệu ngắt không ngăn được. Ngõ vào Trap được kích bởi cạnh lên. 7,8,9 RST 7,5; 6,5; 5,5 I Restart Interrupt Request: là các tín hiệu ngắt có thể ngăn được. 10 INTR I Interrupt: là tín hiệu ngắt thông dụng có thể che được. Lệnh được kích bằng mức. 11 INTA\ O Interrupt Acknowledge: tín hiệu dùng để báo cho thiết bị yêu cầu ngắt bởi tín hiệu INTR biết rằng vi xử lý đã chấp nhận yêu cầu ngắt. 19-12 AD7 ÷AD0 I/O-3 Address/databus: đường địa chỉ và dữ liệu được tích hợp chung. Ở trạng thái T1 của chu kỳ máy các ngõ này đóng vai trò là ngõ ra địa chỉ. Các trạng thái còn lại của chu kỳ máy đóng vai trò đường dữ liệu. 20 Vss O-3 Ground 28-21 A15 ÷ A18 O-3 Addess bus: các ngõ này dùng để xuất 8 bit địa chỉ cao. 30 ALE O Addess Latch Enable: ngõ này tạo ra 1 xung ở trạng thái T1 của chu kỳ máy để xác định A15 ÷ A8 và AD7 ÷ AD0 là các đường địa chỉ. 31 WR\ O-3 Write: dùng để xác định Microprocessor đang thực hiện ghi dữ liệu lên bộ nhớ hay I/O. 32 RD\ O-3 Read dùng để xác định Microprocessor đang thực hiện ghi dữ liệu lên bộ nhớ hay I/O. 29, 33,34 S0, S1 IO/M\ O O-3 Machine Cycle Status: 3 bit này cho biết trạng thái chu kỳ máy. II.3. CẤU TRÚC BÊN TRONG VI XỬ LÝ 8085: Sơ đồ cấu trúc Microprocessor 8085A được trình bày ở hình vẽ. Trong sơ đồ cấu trúc của 8085A có tất cả các khối của một Microprocessor tổng quát, chỉ có vài điểm khác biệt: Một trong hai thanh ghi Temp được thay thế bởi thanh ghi Accumulator do đó các dữ liệu cho khối ALU thực hiện phải có một dữ liệu chứa trong thanh ghi A. Các thanh ghi thông dụng B, C, D, E, H, L thanh ghi Accumulator, thanh ghi trạng thái đều có chiều dài là 8 bit. Program Counter và Stack pointer là các thanh ghi 16 bit do đó dung lượng bộ nhớ 8085A có thể truy xuất là 64K byte. Bus dữ liệu 8 bit D7 – D0 được đa hợp với 8 bit địa thấp A7 – A0 tạo thành 8 bit AD7 – AD0 do đó khi sử dụng Microprocessor 8085A phải giải mã đa hợp các đường này để tách rời thành các đường địa chỉ và các đường dữ liệu một cách chính xác. Các thanh ghi thông dụng B, C, D, E, H, L thanh ghi Accumulator, thanh ghi trạng thái F đều có chiều dài là 8 bit. Các thanh ghi này có thể kết hợp lại tạo thành từng cặp thanh ghi như BC, DE, HL, PSW ( chính là cặp thanh ghi AF). Thanh ghi trạng thái Microprocessor 8085A có cấu trúc như sau: S Z X AC X P X C 7 6 5 4 3 2 1 0 Hình sơ đồ chân của vi xử lý 8085 và sơ đồ logic Chức năng của các bit như sau: Bit S (signal): bit dấu S=1 khi kết quả là số âm S=0 khi kết quả là số dương Bit Z(zero) bit zero Z=1 khi kết quả bằng 0 Z=0 khi kết quả khác 0 Bit AC (Auxiliary) bit tràn phụ AC=1 khi phép tính bị tràn lên bit thứ 3 AC=0 khi phép tính không bị tràn lên bit thứ 3 Bit P (Parity) bit chẵn lẻ P=1 khi kết quả là số chẵn. P=0 khi kết quả là số lẻ. Bit C (Carry) bit nhớ C=1 khi kết quả có số nhớ. C= 0 Khi kết quả không có số nhớ. Bit x: là các bit không có ý nghĩa. Microprocessor 8085A có ngõ vào Reset In dùng để Reset Microprocessor để thoát khỏi 1 chương trình, khi tác động đến ngõ vào Reset, Microprocessor sẽ đặt lại giá trị trong thanh ghi PC = 0000H và các chương trình sẽ bắt đầu thực hiện ở ô nhớ có địa chỉ 0000H. GIỚI THIỆU 8255A: III.1 CẤU TRÚC PHẦN CỨNG: 8085A là IC ngoại vi được chế tạo theo công nghệ LSI dùng để giao tiếp song song giữa Microprocessor và thiết bị điều khiển bên ngoài. Sơ đồ chân và sơ đồ logic: Tên các chân 8255A: D7 – D0 : Data bus (Bi – Direction) RESET: reset input CS\: Chip select RD\: Read input WR\: Write input A0-A1: Pord Address PA7 – PA0: Port A PB7 – PB0: Port B PC7 – PC0: Port C 8255A giao tiếp với Microprocessor thông qua 3 bus: bus dữ liệu 8 bit D7 – D0, bus địa chỉ A1A2, bus điều khiển RD\, WR\, CS\, Reset. Mã lệnh, thông tin trạng thái và dữ liệu đều được truqền trên 8 đường dữ liệu D7 – D0. Microprocessor gởi dữ liệu đến 8255A hoặc Microprocessor đọc dữ liệu từ 8255A tùy thuộc vào lệnh điều khiển. Các đường tính hiệu RD\, WR\, của 8255A được kết nối với các đường RD\, WR\ của Microprocessor. 8255A PA3 PA2 PA1 PA0 RD\ CS\ GN D A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2 PA4 PA5 PA6 PA7 WR\ RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB7 PB6 PB5 PB4 PB3 RD\ WR\ RESET A0 A1 CS\ PA7- PA0 D7-D0 PC7- PC4 PC3- PC0 PB7- PB0 Tín hiệu Reset dùng để khi khởi động 8225A khi cấp điện, khi bị Reset các thanh ghi bên trong của 8255A đều bị xóa và 8255A ở trạng thái sẳn sàng làm việc. Khi giao tiếp với Microprocessor, ngõ vào tín hiệu Reset này được kết nối với tín hiệu Reset Out của Microprocessor. Tín hiệu Chip select CS\ dùng để lựa chọn 8255A khi Microprocessor giao tiếp với nhiều 8255A. 8255A có 3 port xuất nhập (I/O) có tên là Port A, port B, Port C, mỗi Port 8 bit. Port A gồm các bit PA0 – PA7, Port B gồm các bit PB0 – PB7, Port C gồm các bit PC0 – PC7. Các Port này có thể là các Port Input hoặc Output tùy thuộc vào lệnh điều khiển, lệnh điều khiển do Microprocessor gởi đến chứa trong thanh ghi lệnh (còn gọi là thanh ghi điều khiển) để điều khiển 8255A. Các đường địa chỉ A1 A0 của 8255A dùng để lựa chọn các Port và thanh ghi. A1 A0 = 002 dùng để chọn các Port A, A1 A0 = 012 dùng để chọn các Port B, A1 A0 = 102 dùng để chọn các Port C, A1 A0 = 112 dùng để chọn thanh ghi điều khiển. Trong sơ đồ khối của 8255A, các Port I/O của 8255A chia ra làm 2 nhóm: nhóm A gồm Port A và 4 bit cao của Port C, nhóm B gồm Port B và 4 bit thấp của Port C. Để sử dụng các Port của 8255A người lập trình phải gởi lệnh điều khiển ra thanh ghi điều khiển để 8255A định cấu hình cho các Port đúng theo yêu cầu mà người lập trình mong muốn. Cấu trúc từ điều khiển của 8255A: III.2 CẤU TRÚC PHẦN MỀM: Do các Port ra của 8255A được chia làm 2 nhóm A và B tách rời nên từ điều khiển của 8255A cũng được chia làm 2 nhóm. Các bit D2D1D0 dùng để định cấu hình cho nhóm B:  Bit D0 dùng để thiết lập 4 bit thấp của C, D0 = 0: Port C thấp là Port xuất dữ liệu, D0 = 1: Port C thấp là Port nhập dữ liệu.  Bit D1 dùng để thiết lập Port B, D1 = 0: Port B là Port xuất dữ liệu, D1 = 1: Port B là Port nhập dữ liệu.  Bit D2 dùng để thiết lập Mode điều khiển chg nhóm B: D7 D6 D5 D4 D3 D2 D1 D0 PORT C (LOWER) 1 = INPUT 0 = OUTPUT PORT B 1 = INPUT 0 = OUTPUT MODE SELECTION 0 = MODE 0 1 = MODE 1 GROUP B PORT C (UPPER) 1 = INPUT 0 = OUTPUT PORT A 1 = INPUT 0 = OUTPUT MODE SELECTION 00 = MODE 0 01 = MODE 1 1X = MODE 2 GROUP A MODE SET FLAG 1 = ACTIVE  D2 = 0: Nhóm B hoạt động ở Mode 0.  D2 = 1: Nhóm B hoạt động ở Mode 1. Các bit D6D5D4D3 dùng để định cấu hình cho nhóm A:  Bit D3 dùng để thiết lập 4 bit cao của C, D3 = 0: Port C là Port xuất dữ liệu, D3 = 1: Port C là Port nhập dữ liệu.  Bit D4 dùng để thiết lập Port A, D4 = 0: Port A là Port xuất dữ liệu, D4 = 1: Port A là Port nhập dữ liệu.  Bit D6 D5 dùng để thiết lập Mode điều khiển cho nhóm A:  D6 D5 = 00: Nhóm A hoạt động ở Mode 0.  D6 D5 = 01: Nhóm A hoạt động ở Mode 1.  D6 D5 = 11: Nhóm A hoạt động ở Mode 2. III.2.1. CÁC NHÓM A VÀ B ĐƯỢC CẤU HÌNH Ở MỨC 0: Từ điều khiển khi 2 nhóm A và B làm việc ở Mode 0: Ở các Mode 0 các Port A, Port B, Port C thấp và Port C cao các Port xuất hoặc nhập dữ liệu độc lập. Do có 4 bit để lựa chọn nên có 16 từ điều khiển khác nhau cho 16 trạng thái xuất nhập của 4 Port. III.2.2. CÁC NHÓM A VÀ B ĐƯỢC CẤU HÌNH Ở MỨC 1: Từ điều khiển khi 2 nhóm A và B làm việc ở Mode 1: Ở Mode 1 các Port A và Port B làm việc xuất nhập có chốt (Strobed I/O). ở Mode này 2 Port A và Port B hoạt động độc lập với nhau và mỗi Port có 1 Port 4 bit điều khiển dữ liệu. Các Port 4 bit điều khiển dữ liệu được hình thành từ 4 bit thấp và 4 bit cao của Port C. Khi 8255A được cấu hình ở Mode 1, thiết bị giao tiếp muốn 8255A nhận dữ liệu, thiết bị đó phải tạo ra 1 tín hiệu yêu cầu 8255A nhận dữ liệu, ngược lại 8255A muốn gởi tín hiệu đến 1 thiết bị khác, 8225A phải tạo ra 1 tín hiệu yêu cầu thiết bị đó nhận dữ liệu, tín hiệu yêu cầu đó gọi là tín hiệu Strobe.  Nhóm A làm việc ở cấu hình Mode 1:  Port A được cấu hình là Port nhập dữ liệu. 1 0 0 D4 D3 0 D1 D0 1 0 1 D4 D3 1 D1 D0  Chức năng của các đường tín hiệu được trình bày ở hình vẽ. Các đường tín hiệu của Port C trở thành các đường điều khiển/ dữ liệu của Port A. Bit PC4 trở thành bit STBA (Strobe input – tác động mức thấp), được dùng để chốt dữ liệu các ngõ vào PA7 – PA0 vào mạch chốt bên trong 8225A. Bit PC5 trở thành bit IBFA ( Input Buffer full – tác động mức cao), dùng để báo cho thiết bị bên ngoài biết dữ liệu đã được chốt vào bên trong. Bit PC3 trở thành bit INTRA (Input request – tác động mức cao), bit này có mức logic 1 khi 2 bit STBA = 1, IBF = 1 và bit INTEA ( Interrupt Enable) ở bên trong 8255A bằng 1. Bit INTEA được thiết lập mức logic 1 hay 0 dưới sự điều khiển phần mềm bằng cấu trúc bit Set/Reset của 8255A. Ở hình vẽ trên bit INTRA bằng 1 dùng để cho phép tín hiệu IBF xuất hiện tại ngõ ra INTRA của cổng AND. Tín hiệu INTRA tác động đến ngõ vào ngắt của Microprocessor để báo cho Microprocessor biết: dữ liệu mới đã xuất hiện ở Port A. Chương trình phục vụ ngắt sẽ đọc dữ liệu vào và xóa yêu cầu ngắt. Các bit còn lại của Port C PC6, PC7 là các bit xuất nhập bình thường tùy thuộc vào bit D3 trong từ điều khiển. Các bit xxx được dùng để thiết lập cho nhóm B. STBA IBFA INTRA I/O PC3 PC5 PC4 PC6,7 INTEA RD 1 0 1 1 D3 X X X PA7-PA0 Control Word MODE 1 (PORT A) OBFA ACKA INTRA I/O PC3 PC6 PC7 PC4,5 INTEA WR 1 0 1 0 D3 X X X PA7-PA0 Control Word MODE 1 (PORT A)  Port A được cấu hình là Port xuất dữ liệu.  Chức năng của các đường tín hiệu được trình bày ở hình vẽ: Các đường tín hiệu của Port C trở thành các đường điều khiển dữ liệu của Port A. Bit PC7 trở thành OBFA (Output Buffer Full – tác động mức thấâp), khi có dữ liệu từ Microprocessor gởi ra Port A, tín hiệu OBFA sẽ yêu cầu thiết bị bên ngoài nhận dữ liệu. Bit PC6 trở thành bit ACKA (Acknowledeg Input – tác động mức thấp! thiết bị nhận dữ liệu dùng tín hiệu này để báo cho 8255A biết dữ liệu đã được nhận và sẵn sàng nhận dữ liệu tiếp theo. Bit PC3 trở thành bit INTRA (Input request – tác động mức cao), bit này có mức logic 1 khi 2 bit OBFA = 1, ACK = 1 và bit INTEA ( Interrupt Enable) ở bên trong 8255A bằng 1. Tín hiệu INTRA tác động đến ngõ vào ngắt của Microprocessor để báo cho Microprocessor biết thiết bị bên ngoài đã nhận dữ liệu ở Port A. Các bit còn lại của Port C: PC4, PC5 là các bit xuất nhập bình thường tùy thuộc vào bit D3 trong từ điều khiển. Các bit xxx được dùng để thiết lập cho nhóm B.  Nhóm B làm việc ở cấu hình Mode 1:  Port B được cấu hình là Port nhập dữ liệu.  Chức năng của các đường tín hiệu được trình bày như hình vẽ Các đường tín hiệu của Port C trở thành các đường điều khiển/dữ liệu của port B. Chức năng của các bit điều khiển giống như nhóm A hoạt động ở Mode 1.  Port B được cấu hình là Port xuất dữ liệu.  Chức năng của các đường tín hiệu được trình bày ở hình vẽ STBB IBFB INTRB PC0 PC1 PC2 INTEB RD 1 X X X X 1 1 X PB7-PB0 Control Word MODE 1 (PORT B) Các đường tín hiệu của Port C trở thành các đường điều khiển/ dữ liệu của Port B. Chức năng của các bit điều khiển giống như nhóm A hoạt độfg ở Mode 1. Các bit xxx được dùng để thiết lập cho nhóm A, bit D0 không có tác dụng trong trường hợp cả 2 nhóm làm việc ở Mode 1. III.2.3. CÁC NHÓM A CỦA 8255A LÀM VIỆC Ở MODE 2: Mode 2 là kiểu hoạt động Strobed Bi-directional IO, sự khác biệt với các Mode 1 là Port có hai chức năng xuất nhập dữ liệu. Từ điều khiển khi hai nhóm A hoạt động ở Mode 2: Chức năng của các đường tín hiệu như hình vẽ: OBFB ACKB INTRB PC0 PC1 PC2 INTEB WR 1 X X X X 1 0 X PA7-PA0 Control Word MODE 1 (PORT A) 1 1 X X X X X X Các đường tín hiệu của Port C trở thành các đường điều khiển/ dữ liệu của Port A. Bit PC7 trở thành OBFA, PC6 trở thành ACKA, PC4 thành STBA, PC5 thành IBFA và PC3 thành INTRA. chức năng của các đường tín hiệu giống như Mode 1, chỉ khác là tín hiệu ngõ ra INTRA=1 khi OBFA = 1, INTE1 =1 hoặc IBFA=1, INTE2 =1. Các bit PC2,1,0 còn lại có thể là các bit I/O tùy thuộc vào các bit điều khiển của nhóm B. Chú ý: khi nhóm A làm việc ở Mode 2, nhóm B chỉ được phép hoạt động ở Mode 0. 1 0 1 1 D3 X X X PC3 PC7 PC6 PC4 PC5 PC2,1,0 PA2-PA0 INTE1 INTE2 Control Word RD WR INTRA OBFA ACKA STBA IBFA I/O MODE (PORT A) Cấu hình của từ điều k`iển Set/Reset bit INTE khi 8255A hoạt động ở Mode 1 hoặc Mode 2 được trình bày ở hình vẽ Cấu hình này còn cho phép Set/Reset từng bit của Port C. từ điều khiển này khác với từ điều khiển cấu hình là bit D7 = 0.  Bit D0 dùng để Set/Reset bit INTE, khi D0 = 1 thì INTE = 1 (cho phép ngắt), khi D0 =0 thì INTE = 0 (không cho phép ngắt). 3 bit D1D2D3 dùng để chọn 1 bit của Port C, gán mức logic của bit D0 cho bit của Port đã chọn. Trong thực tế Port A và Port C thường được cấu hình với nhiều Mode khác nhau. Ví dụ: nhóm A hoạt động ở Mode 2, nhóm B làm việc ở Mode 0. GIỚI THIỆU KIT PROFI – 5E: IV.1. ĐẶC TÍNH KỸ THUẬT: CPU Vi xử lý 8085A Bộ nhớ -8Kbyte EPROM (chương trình hệ thống). -2Kbyte CMOS RAM, mở rộng đến 22 Kbyte. Chế độ làm việc -Tự động, từng bước, đặt điểm dừng. Giao tiếp -Giao tiếp song song 8255. -6 cổng 8 bit -Đầu cắm Centronic D D D D D D D D BIT SET/ RESET 1 = SET 0 = RESET BIT SELECT 4 5 6 7 3 2 1 0 B0 0 1 0 1 1 0 1 0 B1 0 0 1 1 1 1 0 0 B2 1 1 1 1 0 0 0 0 BIT SET/ RESET FLAG 0 = ACTIVE X X X Don’t Care -Đầu cắm nối tiếp V-24 cho phép thay đổi tốc độ truyền bằng chuyển mạch DIL. -Giao tiếp Cassette. Ngắt -Sử dụng toàn bộ ngắt. BUS -Đầu cắm 64 chân cho bus hệ thống. Nhập dữ liệu -16 phím nhập số Hex, 9 phím chức năng, 1 nút Reset. Hiển thị -8 led 7 đoạn. Nguồn nuôi -+5v, dòng 0,68A Kích thước -297 x 210mm (DIN A4) Phần mềm -Chọn chức năng bằng phím F, các chức năng có thể chọn: +Dịch chuyển vùng nhớ trùng lập +Lắp đầy vùng nhớ bằng hằng số. +Chèn, xóa ô nhớ, HEX DUMP, dịch ngược Assembler. +Xuất dữ liệu dạng ASCII. +Nhập dữ liệu dạng ASCII. Thiết bị phụ -Thiết bị nhập xuất IO 8/5. -Nguồn nuôi NG85. IV.2. SƠ ĐỒ KHỐI: IV.3. MÔ TẢ: Sơ đồ khối cấu tạo máy tính PROFI-5E được chia làm 4 khối chính: A: Vi xử lý và mạch chọn địa chỉ. B: Bộ nhớ. C: Khối xuất nhập với đầu nối. D: Bàn phím và Led hiển thị. IV.3.1 VI XỬ LÝ VÀ MẠCH CHỌN ĐỊA CHỈ: Linh kiện trung tâm của hệ thống là vi xử lý 8085A liện hệ với các linh kiện còn lại thông qua bus địa chỉ 16 bit và bus dữ liệu 8 bit, bên cạnh đó còn có các đường tín hiệu điều khiển, các đường quan trọng nhất được trình bày trong sơ đồ khối. VD: tín hiệu WR\, RD\ và cả IO\M , trạng thái của tín hiệu này cho biết địa chỉ hiện hành của bộ fhớ hay cổng I/O, với 16 bit địa chỉ vi xử lý có thể truy xuất 216 = 65.536 địa chỉ khác nhau. Địa chỉ của bộ nhớ hay các cổng I/O được giải mã bằng vi mạch số lập trình (PAL) với 8 ngõ ra điều khiển các chân chọn mạch CS\ của bộ nhớ hoặc cổng tương ứng. Linh kiện được chọn sẽ nhận tín hiệu điều khiển trên các bus điều khiển WR\ và RD\ tùy theo yêu cầu ghi (WR\ = 0) hoặc đọc (RD\ = 0)dữ liệu giữa CPU với linh kiện đã được chọn này và dữ liệu sẽ được truyền trên bus dữ liệu 8 bit. IV.3.2 BỘ NHỚ: Bộ nhớ được chia thành 2 khối: Khối thứ nhất là ROM bao gồm 1 hoặc 2 EPROM 2764 dung lượng 8 Kbyte, chương trình hệ thống được chứa trong EPROM 1, ngoài ra còn có các chương trình phụ có nhiệm vụ tìm lỗi, phục vụ cho các yêu cầu lập trình ứng dụng. Khối thứ 2 là ROM gồm 3 vi mạch nhớ 2116 dung lượng 2K byte tổng cộng là 6K byte. IV.3.3 GIAO TIẾP I/O: Máy tính Profi – 5E sử dụng 3 vi mạch giao tiếp song song 8255 mỗi vi mạch có 3 cổng I/O 8 bit. Một vi mạch trong số này (Port 3) làm nhiệm vụ điều khiển hệ thống như: bàn phím, DIL Switch…, hai vi mạch còn lại là Port 1 và Port 2 giao tiếp với bên ngoài thông qua 6 cổng 8 bit và được dẫn ra ngoài đầu cắm 64 chân. Khi nối 1 máy in với ngỏ ra Centronic vào máy tính Profit – 5E thì phải kết nối với cổng B và C của Port 2, phần mềm điều khiển tương ứng có sẵn trong chương trình hệ thống. Ngoài ra, còn có thể đưa các thiết bị ngoại vi khác vào đầu cắm chuẩn V24. Chương trình ứng dụng có thể lưu trữ trên băng Audio Cassette tại đầu cắm giao tiếp với Cassette. Để tận dụng khả năng của hệ thống, toàn bộ các bus của hệ thống ( địa chỉ, dữ liệu, điều khiển) được đưa ra đầu ra giao tiếp SMP bus theo chuẩn SMP của Siemen trong các hệ vi xử lý 8080/8085. IV.3.4 BÀN PHÍM VÀ HIỂN THỊ: Lệnh điều khiển và dữ liệu được nhập từ bàn phím với 9 phím chức năng (màu cam) và 16 phím số thập lục phân (màu đen), các chế độ hoạt động cơ bản của máy được chọn bằng chuyển mạch 8 vị trí (DIL Switch) trạng thái các phím chuyển mạch được nhập vào Port 3. Bộ phận hiển thị của máy là 8 đèn Led 7 đoạn. Tuy nhiên, các đèn này có thể được điều khiển riêng rẽ tùy theo nhu cầu của người sử dụng. Thông thường các đèn được điều khiển bởi 1 vi mạch chuyên dùng kết hợp với phần mềm điều khiển có trong chương trình hệ thống, vị trí các đèn được tiêu chuẩn hóa giống như một ô nhớ. IV.4. CÁCH SỬ DỤNG: Máy tính Profi – 5E cần một nguồn nuôi ổn định tại + 5V, dòng điện tiêu thụ toàn mạch vào khoảng 650mA, nhưng để đảm bảo nên dùng nguồn 5V/ 750mA hay 5V/1A. Điện áp nguồn nuôi cho máy được đưa vào đầu kẹp 2 chấu S1, máy sẽ sẳn sàng làm việc ngay khi vừa mở điện, lúc này 4 đèn led 7 đoạn phía trái sẽ hiển thị số 0. I 11 1 20 21 40 I 12 1 20 21 40 CHƯƠNG III: THIẾT KẾ PHẦN CỨNG KHÁI NIỆM: Phần cứng của một thiết bị bao gồm các linh kiện, phần tử cấu tạo nên thiết bị đó. Tùy thuộc vào chức năng, độ phức tạp mà thiết bị đó có cấu tạo đơn giản hay phức tạp. Với card giao tiếp chỉ nạp được một loại EPROM 2764, cho nên cấu tạo mạch không quá khó. Sau đây là sơ đồ khối của card giao tiếp mà đề tài thiết kế: Sơ đồ khối card ghi đọc EPROM Trong đó: Port A: dùng để gởi địa chỉ byte thấp và dữ liệu cần truy xuất. Port B: dùng để gởi địa chỉ byte cao. Port C: dùng để điều chỉnh quá trình hoạt động của mạch.  74373: dùng để chốt địa chỉ bit thấp để việc truy xuất dữ liệu không bị ảnh hưởng. NGUỒN CUNG CẤP: II.1. NGUYÊN LÝ THIẾT KẾ: Việc EPROM 2764 có thể lập trình với hai nguồn áp +12,5v hay +21v tùy theo loại. Cho nên khi thiết kế nguồn phải có hai loại nguồn này với sự chuyển mạch bằng cơ khí. Ta làm theo cách này vì khi mua EPROM đã biết được điện áp cần nạp ghi trên lưng EPROM. 74373 A0÷A7 EPROM 2764 O0÷O7 A8÷A12 Port A 8255 Port B Port C Điều khiển Địa chỉ cao Dữ liệu+dchỉ thấp Ngoài ra ta còn phải thiết kế thêm bộ nguồn chính +5v cung cấp cho toàn kit Profi – SE và các linh kiện sử dụng nguồn này ở card ghi đọc EPROM. II.2. THIẾT KẾ: II.2.1.Nguồn +5V: Đây là nguồn chính cung cấp cho toàn kit và card ghi đọc EPROM cho nên dòng tiêu thụ rất lớn. Riêng kit Profi – SE đã tiêu thụ hết 0,68 A. Cho nên chọn dòng toàn hệ thống là 1A để đảm bảo tránh hiện tượng quá dòng. Từ đó ta chọn biến áp có dòng là 1A, điện áp ngõ ra 12V. Vì nguồn nuôi mạch cần có độ chính xác khá cao, cho nên ta chọn IC 7805 làm ổn áp cho mạch. IC này có các đặc tính sau: Dòng ra cực đại: 1A Điện áp ra (ổn áp): +5V  5%. Điện áp vào: Vv: 8÷14V Vùng điện áp làm việc an toàn: VSA = V = 3÷9V. Trong IC có hệ thống bảo vệ khi quá dòng. Sơ đồ chân của IC 7805: Sơ đồ nguyên lý nguồn +5v như sau: Trong đó: C: là tụ lọc nguồn có giá trị từ 470 ÷ 4700F C1, C2: là các tụ lọc nhiễu ngõ vào và ngõ ra. Theo tính toán của nhà thiết kế C1 = 0,33 F, C2= 0,1 F. II.2.2. BỘ NGUỒN +12,5V: Nếu dùng IC ổn áp 7812 thì ngõ ra của ổn ápchỉ +12v. Để có nguồn +12,5v ta dùng mạch điều chỉnh điện áp dùng LM 317 như sơ đồ bộ nguồn +21V dưới đây: 7805 IN (+) Out +5V V II.2.3. Nguồn +21V dùng LM 317: Bộ nguồn dùng LM 317 có những ưu điểm sau: Điện áp ngõ ra có thể điều chỉnh trong phạm vi rộng ( 1,2 ÷37v). Dòng điều khiển rất bé. Điện áp vào lớn ( Vv = 32v). Sơ đồ nguyên lý nguồn dùng LM 317: Trong đó: C1 = 1 F C2 = 1 F Cref = 10 F R1 = 220  Là các giá trị do nhà sản xuất cung cấp. Diode có chức năng bảo vệ. R2 dùng điều chỉnh mức điện áp ngõ ra điện áp này được tính dựa vào công thức sau: 2 1 2 0 125,1 RI R R V adj       Vì dòng Iadj có giá trị rất bé nên có thể bỏ qua        220 125,1 20 R V (v) Từ đó ta có: 2201 25,1 0 2        V R Muốn V0 có giá trị 5 ÷25V thì ta phải chọn R2 làm biến trở. + Khi V0 = 5V thì 6602201 25,1 5 2       R () + Khi V0 = 25V thì 41802201 25,1 25 2       R () Vậy ta chọn R2 là biến trở 5 (K) CARD GHI ĐỌC EPROM: III.1. GIỚI THIỆU: Với yêu cầu của đề tài là chỉ ghi đọc được loại EPROM 2764 cho nên card giao tiếp đã đơn giản đi rất nhiều. Để card giao tiếp dễ sử dụng, phần thiết kế chỉ dùng 1 cổng vi mạch giao tiếp I/O 8255 A trong số 2 cổng vi mạch giao tiếp bên ngoài. Phần thiết kế chọn linh kiện là I11 với địa chỉ các port như sau: Linh kiện Port A Port B Port C Từ điều khiển I11 10(4010) 11(4011) 12(4012) 13(4013) Địa chỉ đầu (8 bit) được dùng ở lệnh In, Out. Địa chỉ trong ngoặc (16 bit) phải được dùng trong trường hợp Port được định địa chỉ như những ô nhớ. III.2. NGUYÊN LÝ HOẠT ĐỘNG: III.2.1. Đối với chế độ ghi: Từ điều khiển có nội dung 80H để tất cả các port A, port B, port C đều xuất dữ liệu. Gởi dữ liệu điều khiển ra port C có nội dung là 06H để cho 74373 ở trạng thái hoạt động. Gởi địa chỉ thấp ra port A. Lúc này địa chỉ tới được các đường địa chỉ của EPROM, có mặt ở đường dữ liệu nhưng địa chỉ này không nạp được vào EPROM vì nó đang ở trạng thái Standby. Gởi địa chỉ cao ra port B. Gởi dữ liệu ra port A. Để gởi địa chỉ này không ảnh hưởng đến đường địa chỉ thấp, ta phải điều khiển Port C để 74273 ở trạng thái tổng trở cao (chốt) bằng cách điều khiển port C để chân Oc của 74373 ở mức cao. Do đó để gởi dữ liệu ra port A phải qua hai bước sau: Gởi dữ liệu điều khiển ra port C có nội dung 05H để chốt 74373 Gởi dữ liệu ra port A. Gởi xung lập trình có độ rộng 50ms từ port C. Để tiến hành ghi những dữ liệu tiếp theo thì quy trình hoạt động cũng như trên sau khi ta tăng địa chỉ lên 1. III.2.2. Đối với chế độ đọc: Để đọc được EPROM ta phải khởi tạo 8255 hai lần. Quy trình đọc EPROM được trình bày cơ bản như sau: Từ điều khiển có nội dung là 80H để cho port A, port B, port C đều xuất. Gởi dữ liệu điều khiển ra port C có dung là 6H để cho 74373 ở trạng thái hoạt động. Gởi địa chỉ thấp ra port A. Gởi dữ liệu điều khiển ra port C có nội dung là 05H để cho 74373 ở trạng thái tổng trở cao. Từ điều khiển có nội dung là 90H để cho port A nhập , port B, port C xuất. Gởi địa chỉ cao ra port B. Gởi dữ liệu ra port C có nội dung là 15 để cho EPROM ở trạng thái đọc. Lúc này dữ liệu được đưa vào port A. Để tiến hành đọc các dữ liệu tiếp theo ta chỉ việc tăng địa chỉ lên 1 và thực hiện lại các bước như trên. III.3. SƠ ĐỒ NGUYÊN LÝ: Card ghi đọc EPROM chỉ hoạt động với một loại EPROM phổ biến 2764 cho nên nó đơn giản, chỉ gồm1 EPROM và 1 IC chốt 74373. IC chốt 74373 có nhiệm vụ chốt địa chỉ thấp để sau đó khi gởi dữ liệu cùng port A thì dữ liệu không ảnh hưởng đến địa chỉ này. Trong sơ đồ còn có 2 transistor làm việc ở chế độ bảo hòa với chức năng là chuyển mạch tự động để điều khiển chân điện áp lập trình Vpp. Khi ở chế độ lập trình thì chân Vpp có điện áp là Vpp. Khi ở chế độ chờ hoặc đọc thì chân Vpp có điện áp là Vcc. Sau đây là sơ đồ nguyên lý của card ghi đọc EPROM 2764. Sơ đồ nguyên lý mạch ghi đọc EPROM. Và sơ đồ mạch in mặt dưới: Sơ đồ mạch in mặt trên: Sơ đồ bố trí linh kiện: Trong đó các transistor và điện trở được tính toán như sau: Q1, Q2 làm việc ở chế độ bảo hòa, điện áp VCE có thể chịu được là Vpp (khi Transistor ngưng dẫn). Để đồng nhất trong tính toán chọn Q1 , Q2 là C1815 có các thông số sau: VBE bảo hoà: VBE sat = 0,8V. VCE bảo hòa: VCE sat = 0,2 V. Hệ số khuếch đại bảo hòa:  sat =30. Tính IC1: 11 2,0 1 C PP C CESATPP C R V R VV I     Chọn RC1 = 4,7 k.    K V I PPC 7,4 2,0 1 Nếu Vpp = 12,5V thì:  mAIC 6,2 7,4 2,05,12 1    Nếu Vpp = 21V thì:  mAIC 4,4 7,4 2,021 1    Tính RB1: Ta có: sat I I CB  1 1  sat I R VV C B BESATCC  1 1      1 1 C BEsatCCB I sat VVR       k I R C B 1 1 30 8,05 Nếu Vpp = 12,5V thì   KRB 48 6,2 302,4 1 Nếu Vpp = 21V thì   KRB 6,28 4,4 302,4 1 Vậy chọn RB1 = 27 K Tính IC2: Ta có: 2 2 C CEsatPP C R VV I   Chọn RC2 = 4,7K thì    K V I PPC 7,4 2,0 2 Nếu Vpp = 12,5V thì  mA K IC 6,2 7,4 2,05,12 2     Nếu Vpp = 21V thì  mA K IC 4,4 7,4 2,021 2     Tính RB2: Ta có: sat I I CB  2 2  sat I RR VVV C CB BEsatCCpp  2 12      2 12 C BEsatCCPPCB I sat VVVRR   Nếu Vpp = 12,5V thì    mA RR CB 6,2 30 8,055,1212      K mA RB 7,4 6,2 307,6 2   KRB 6,727,43,772 Nếu Vpp = 21V thì    mA RR CB 4,4 30 8,052112      K mA RB 7,4 4,4 302,15 2   KRB 9,987,46,1032 Vậy chọn RB2 = 68 (K) Sơ đồ nguyên lý mạch chuyển đổi điện áp lập trình: CHƯƠNG IV: THIẾT KẾ PHẦN MỀM GIỚI THIỆU: Để phần cứng của mạch ghi đọc EPROM hoạt động cần phải có phần mềm điều khiển nó. phần mềm điều khiển có thể viết bằng ngôn ngữ pascal, ngôn ngữ Assembly.v.v. Ở đề tài này, vì card ghi đọc EPROM được giao tiếp với kit vi xử lý nên phần mềm được viết với ngôn ngữ máy. SƠ ĐỒ KHỐI: Để card ghi đọc EPROM hoạt động đúng chức năng của nó thì phần mềm điều khiển phải hội đủ những yêu cầu đề ra. ở đề tài này chỉ quan tâm đến các phần mềm sau: - Kiểm tra sạch EPROM. - Ghi dữ liệu lên EPROM. - Đọc dữ liệu trên EPROM. - Kiểm tra dữ liệu đã ghi lên EPROM với dữ liệu cần ghi. II.1. SƠ ĐỒ KHỐI PHẦN KIỂM TRA “SẠCH” EPROM: Begin Ktạo 8255 HL  ĐCĐO DE  ĐCCO Xuất Đchỉ Điều khiển A Data HL=DE (A) = FF End HL = DE Hiển Thị Call Tastd = 15 ? Hiển Thị INXRHL Đ Đ Đ Đ S S S II.2. SƠ ĐỒ KHỐI PHẦN ĐỌC DỮ LIỆU TỪ EPROM: Đ KTạo 8255 HL ĐCĐ DE  ĐCC Xuất địa chỉ Xuất điều khiển A  Data Hiển thị Begin HL = ĐCĐ HL = DE Call Tastd = 12 ? End Call Tastd HL =DE = 12 ? Call Tastd INXHL DCXHL = 15 ? KTạo 8255 HLĐCĐE DEĐCĐA Xuất địa chỉ Điều khiển A  (DE) Begin (A) = (B) HL = BC Hiển Thị End HL = DE = 15 ? BCĐCCA B  (HL) Hthị Error Call Tastd INR DE INR HL Đ S S Đ II.3. SƠ ĐỒ KHỐI PHẦN KIỂM TRA DỮ LIỆU LDA 8323 ANI F0 CA(RRC4) LDA 8322,ANI 0F A(RLC4) ORA C STA 8322 LDA 8323,ANI 0F 8323RLC4,ORAB Begin 83F8 0D 83F90C 83FA  0D 83FB 0A 8322 00 8323 00 HThị2dcdA 0000 Call Tast D A = 00? RET =12 BA ANI 0F LƯU Đ Đ II.4. SƠ ĐỒ KHỐI NHẬP ĐỊA CHỈ ĐẦU RAM LDA 8323 ANI F0 CA(RRC4) LDA 8322,ANI 0F A(RLC4) ORA C STA 8322 LDA 8323,ANI 0F 8323RLC4,ORAB Begin 83F8 0D 83F90C 83FA  0C 83FB 0A 8322 00 8323 00 HThị2dcdA 0000 Call Tast D A = 00? RET =12 BA ANI 0F LƯU Đ Đ II.5. SƠ ĐỒ KHỐI NHẬP ĐỊA CHỈ CUỐI RAM LDA 8323 ANI F0 CA(RRC4) LDA 8322,ANI 0F A(RLC4) ORA C STA 8322 LDA 8323,ANI 0F 8323RLC4,ORAB Begin 83F8 0D 83F90C 83FA  0D 83FB 0E 8322 00 8323 00 HThị2dcdA 0000 Call Tast D A = 00? RET =12 BA ANI 0F LƯU Đ Đ II.6. SƠ ĐỒ KHỐI NHẬP ĐỊA CHỈ ĐẦU EPR LDA 8323 ANI F0 CA(RRC4) LDA 8322,ANI 0F A(RLC4) ORA C STA 8322 LDA 8323,ANI 0F 8323RLC4,ORAB Begin 83F8 0D 83F90C 83FA  0C 83FB 0E 8322 00 8323 00 HThị2dcdA 0000 Call Tast D A = 00? RET =12 BA ANI 0F LƯU Đ Đ II.7. SƠ ĐỒ KHỐI NHẬP ĐỊA CHỈ CUỐI EPR Begin DE  DCDA 8323  00 Hiển Thị 1 Call tast D =15? (D) BA,ANI 0F 8320 ( D) 8321 ( E) =13? (S) DE(8323) =11? Call tast D INX DE DE(8323) =11? Call tast D INX DE 8336 DE A=00? LDA 8323 ANI 0F RLC4 ORA B STA 8323 RET II.8. SƠ ĐỒ KHỐI NHẬP DỮ LIỆU VÀO RAM (A) = FF? CALL TASTD (DE) = (BC) End Ret Begin Khởi tạo 8255 Xuất địa chỉ A  Data Hiển Thị INX DE DE  ĐCĐ RAM BC  ĐCĐ RAM HL  ĐCĐ ROM Xuất từ điều khiển INX HL =15? D S II.9. SƠ ĐỒ KHỐI KIỂM TRA SẠCH EPROM INX HL INX DE Khởi tạo 8255 Xuất địa chỉ pA  Data HL = BC Dlay 50 ms Begin DE  ĐCĐ ROM BC  ĐCC RAM HL  ĐCĐ RAM Xuất từ điều khiển RET D S II.10. SƠ ĐỒ KHỐI GHI DỮ LIỆU LÊN EPROM Begin Ct nhập ĐCĐ RAM Ct nhập ĐCC RAM Ct nhập ĐCĐ ROM Ct Ktra sạch Ct ghi DL Ct Ktra Ct nhập ĐCĐ RAM Ct nhập ĐCĐ EPROM Ct nhập DL lên RAM Ct Ktra sạch Ct ghi DL lên EPROM Ct kiểm tra HThị đọc OR ghi Call tast D = 11 = 13 = 12 Hiển thị tự ghi Y/N Call tastD =17? Ct nhập ĐCĐ ROM Ct nhập ĐCC ROM Ct đọc dl từ EPROM Halt S D S S II.11. SƠ ĐỒ KHỐI CHƯƠNG TRÌNH CHÍNH III. CHƯƠNG TRÌNH PHẦN MỀM III.1 Chương Trình Chính ;chuong trinh chinh card ghi doc eprom; org 7900h mvi a,3eh ; led1 hien chu d; sta 83f8h mvi a,5ch ; led2 hien chu o; sta 83f9h mvi a,58h ; led3 hien chu c; sta 83fah mvi a,3fh ; led4 hien chu O; sta 83fbh mvi a,31h ; led5 hien chu r; sta 83fch mvi a,6fh ; led6 hien chu g; sta 83fdh mvi a,74h ; led7 hien chu h; sta 83feh mvi a,30h ; led8 hien chu i; sta 83ffh aa: call 0216h ; goi ct tastd; sta 8325h lda 8325h cpi 11h ; phim chuc nang G(Ghi); jz ghi cpi 13h ; phim chuc nang D(Doc); jz doc cpi 12h ; phim chuc nang R(Roi); jz dung jmp aa ghi: mvi a,07h ; led1 hien chu T; sta 83f8h mvi a,3eh ; led2 hien chu U; sta 83f9h mvi a,7dh ; led3 hien chu G; sta 83fah mvi a,76h ; led4 hien chu H; sta 83fbh mvi a,30h ; led5 hien chu i; sta 83fch mvi a,6eh ; led6 hien chu y; sta 83fdh mvi a,30h ; led7 hien dau /; sta 83feh mvi a,37h ; led8 hien chu n; sta 83ffh call 0216h ; goi ct tastd; sta 8325h lda 8325h cpi 17h ; phim chuc nang F(Fai); jz nhap call 7000h ; nhay toi chuong trinh nhap dcd ram; call 7080h ; nhay toi chuong trinh nhap dcc ram; call 7100h ; nhay toi chuong trinh nhap dcd eprom; call 7400h ; nhay toi chuong trinh ktra sach eprom; call 7500h ; nhay toi chuong trinh ghi dl len eprom; call 7600h ; nhay toi chuong trinh ktra dl da ghi; jmp dung nhap: call 7000h ; nhay toi chuong trinh nhap dcd ram; call 7100h ; nhay toi chuong trinh nhap dcd eprom; call 7300h ; nhay toi chuong trinh nhap dl len ram; call 7400h ; nhay toi chuong trinh ktra sach eprom; call 7500h ; nhay toi chuong trinh ghi dl len eprom; call 7600h ; nhay toi chuong trinh ktra dl da ghi; jmp dung doc: call 7100h ; nhay toi chuong trinh nhap dcd eprom; call 7200h ; nhay toi chuong trinh nhap dcc eprom; call 7700h ; nhay toi chuong trinh doc dl tu eprom; dung: hlt end III.2 Chương Trình dọc dữ liệu từ EPROM ;chuong trinh doc du lieu tu eprom org 7700h lhld 8330h ; nap dcd eprom vao BC; mov c,l mov b,h xchg ; nap dcd eprom vao DE; lhld 8332h ; nap dcc eprom vao HL; mvi a,80h out 13 mvi a,06h ; cho phep 74373; out 12h ; xuat portc; nap: mov a,e sta 8321h out 10h ; xuat porta; mvi a,05h ; chot 74373; out 12h ; xuat portc; mvi a,90h ; porta nhap, portb,c xuat; out 13h mov a,d out 11h ; xuat portb; sta 8320h mvi a,15h ;tu dieu khien de doc; in 10 sta 8323h call 7800h mov a,e cmp c jz xx dd: mov a,e cmp l jz yy cc: call 0216h cpi 15h jz aa cpi 12h jz bb jmp cc xx: mov a,d cmp b jz tang jmp dd yy: mov a,d cmp h jz giam jmp cc tang: call 0216h cpi 15h jz aa jmp tang giam: call 0216h cpi 12h jz bb hlt aa: inx de jmp nap bb: dcx de jmp nap end III.3 Chương Trình ghi dữ liệu lên EPROM ;chuong trinh ghi du lieu len eprom org 7500h lhld 8330h xchg ; nhap dia chi dau eprom vao DE; lhld 8336h mov b,h mov c,l ; nhap dia chi cuoi ram vao BC; lhld 8334h ; nhap dia chi dau ram vao HL; mvi a,80h out 13h ; xuat thanh ghi dk; aa: mvi a,06h ; cho phep 47373; out 12h ; xuat portc; mov a,e out 10h ; xuat porta; mvi a,05h ; chot 74374; out 12h ; xuat portc; mov a,d out 11h ; xuat portb; mov a,m out 10h ; xuat porta; mvi a,29h ; xuat tu dieu khien cho phep ghi; out 12h ; xuat portc; call 02efh call 02efh ; delay 27x2=54ms de ghi; mov a,l cmp c jz xx tang: inx hl inx de jmp aa xx: mov a,h cmp b jz dung jmp tang dung: ret end III.4 Chương Trình hiển thị 1 ;chuong trinh hien thi1 org 7800h push h push b push d lxi de,8320h lxi bc,83f8h lxi hl,8300h nap: ldax de ani 0F0h rrc rrc rrc rrc mov l,a mov a,m stax bc inx bc ldax de ani 0Fh mov l,a mov a,m stax bc inx bc inx de mvi a,24h cmp e jnz nap mvi a,00h ; du lieu lam cho led tai o nho chua no khong sang; sta 83fch sta 83fdh pop d pop b pop h ret end III.5 Chương Trình hiển thị 2 ;chuong trinh hien thi2; org 7850h push h push b push d lxi h,8300h lxi d,8322h lxi b,83fch tang: ldax d ani 0f0h rrc rrc rrc rrc mov l,a mov a,m stax b inx b ldax d ani 0fh mov l,a mov a,m stax b inx b inx d mvi a,24h cmp e jnz tang pop d pop b pop h ret end III.6 Chương Trình kiểm tra dữ liệu ;chuong trinh kiem tra du lieu da nap tren eprom va du lieu can nap; org 7600h lhld 8334h ; nap dcd ram vao DE; xchg lhld 8336h ; nap dcc ram vao BC; mov c,l mov b,h lhld 8330h ; nap dcd eprom vao HL; mvi a,80h ; porta nhap, portb,c xuat; out 13h mvi a,06h ; 74373 cho phep; out 12h ; xuat portc; aa: mov a,l sta 8321h out 10h ; xuat porta; mvi a,05h ; 74373 chot; out 12h ; xuat portc; mvi a,90h ; cac port a,b,c deu xuat; out 13h mov a,h sta 8320h out 11h ; xuat portb; mvi a,21h ; xuat tu dieu khien cho phep eprom doc ; out 12h ; xuat portc; in 10h sta 8323h ; du lieu duoc xuat len led7,8; push bc mov b,a ldax de cmp b jnz sai call 7800h ; hthi1; pop bc mov a,e cmp c jz ssanh tang: inx de inx hl jmp aa sai: mvi a,00h ; led1 tat; sta 83f8h mvi a,79h ; led2 hien chu E; sta 83f9h mvi a,50h ; led3 hien chu r; sta 83fah mvi a,50h ; led4 hien chu r; sta 83fbh mvi a,5ch ; led5 hien chu o; sta 83fch mvi a,50h ; led6 hien chu r; sta 83fdh mvi a,00h ; led7 tat; sta 83feh mvi a,00h ; led8 tat; sta 83ffh mov a,e cmp c jz ssanh call 0216h cpi 15h jz tang dung: hlt ssanh: mov a,d cmp b jz dung jmp tang end III.7 Chương Trình kiểm tra sạch EPROM ;chuong trinh kiem tra sach eprom org 7400h lhld 8334h ; dcd ram nap vao DE; xchg lhld 8336h ; dcd ram nap vao BC mov b,h mov c,l lhld 8330h ; dcd eprom nap vao HL; mvi a,80h ; porta nhap, portb, c xuat; out 13h mvi a,12h out 12h ; xuat portc; aa: mov a,l sta 8321h out 10h ; xuat porta; mvi a,10h ; chot 74373; out 12h ; xuat portc; mvi a,90h ; porta,b,c deu xuat; out 13 mov a,h sta 8320h out 11h ; xuat portb; mvi a,21h ; cho phep ghi; out 12h ; xuat portc; in 10h sta 8323h call 7800h ; hthi1 lda 8323h cpi 0ffh jz tang call 0216h ; ct nhan dang phim; sta 8324h lda 8324h cpi 15h jz tang hlt tang: mov a,e cmp c jz xx bb: inx de inx hl jmp aa xx: mov a,d cmp b jz nhay jmp bb nhay: ret end III.8 Chương Trình địa chỉ đầu RAM ;chuong trinh nhap dia chi dau ram org 7000h mvi a,5eh sta 83f8h mvi a,39h sta 83f9h mvi a,5eh sta 83fah mvi a,77h sta 83fbh mvi a,00h sta 8322h sta 8323h hthi: call 7850h nhap: call 0216h sta 8325h lda 8325h cpi 12h jz luu mov b,a ani 0f0h cpi 00h jnz nhap lda 8323h ani 0f0h rrc rrc rrc rrc mov c,a lda 8322h ani 0fh rlc rlc rlc rlc ora c sta 8322h lda 8323h ani 0fh rlc rlc rlc rlc ora b sta 8323h jmp hthi luu: lda 8322h sta 8334h lda 8323h sta 9335h hlt end III.9 Chương Trình nhập địa chỉ cuối RAM ;chuong trinh nhap dia chi cuoi ram org 7080h mvi a,0dh sta 83f8h mvi a,0ch sta 83f9h mvi a,0ch sta 83fah mvi a,0ah sta 83fbh mvi a,00h sta 83fch sta 83fdh sta 83feh sta 83ffh hthi: call 7850h nhap: call 0223h sta 8325h lda 8325h cpi 12h jz luu mov b,a ani 0f0h cpi 00h jnz nhap lda 8323h ani 0f0h rrc rrc rrc rrc mov c,a sta 8322h lda 8323h ani 0fh rlc rlc rlc rlc ora b sta 8323h jmp hthi luu: lda 8322h sta 8337h lda 8323h sta 8336h ret end ora b sta 8337h ret ssanh: mov a,c cpi 0Fh jz xx inx bc jmp yy end III.10 Chương Trình nhập địa chỉ đầu EPROM ;chuong trinh nhap dia chi dau eprom org 7100h mvi a,5eh sta 83f8h mvi a,39h sta 83f9h mvi a,5eh sta 83fah mvi a,77h sta 83fbh mvi a,00h sta 8322h sta 8323h hthi: call 7850h nhap: call 0216h sta 8325h lda 8325h cpi 12h jz luu mov b,a ani 0f0h cpi 00h jnz nhap lda 8323h ani 0f0h rrc rrc rrc rrc mov c,a lda 8322h ani 0fh rlc rlc rlc rlc ora c sta 8322h lda 8323h ani 0fh rlc rlc rlc rlc ora b sta 8323h jmp hthi luu: lda 8322h sta 8331h lda 8323h sta 8330h hlt end III.11 Chương Trình nhập địa chỉ cuối EPROM ;chuong trinh nhap dia chi cuoi eprom org 7200h mvi a,0dh sta 83f8h mvi a,0ch sta 83f9h mvi a,0ch sta 83fah mvi a,0ah sta 83fbh mvi a,00h sta 83fch sta 83fdh sta 83feh sta 83ffh hthi: call 7850h nhap: call 0223h sta 8325h lda 8325h cpi 12h jz luu mov b,a ani 0f0h cpi 00h jnz nhap lda 8323h ani 0f0h rrc rrc rrc rrc mov c,a sta 8322h lda 8323h ani 0fh rlc rlc rlc rlc ora b sta 8323h jmp hthi luu: lda 8322h sta 8333h lda 8323h sta 8332h ret end III.12 Chương Trình nhập dữ liệu lên RAM ;chuong trinh nhap du lieu len ram org 7300h lhld 8334h xchg mvi a,00h xx: sta 8323h mov a,d sta 8320h mov a,e sta 8321h call 7800h ; goi hien thi1; push d nhap: call 0216h ; goi ct tastd; pop d sta 8325h lda 8325h cpi 15h ; phim chuc nang S(tang); jz tang cpi 13h ; phim chuc nang D(giam); jz giam cpi 12h ; phim chuc nang R(Roi); jz kthuc mov b,a ani 0f0h cpi 00h jnz nhap lda 8323h ani 0fh rlc rlc rlc rlc ora b jmp xx tang: lda 8323h stax de inx de ldax de jmp xx giam: lda 8323h stax de dcx de ldax de jmp xx kthuc:lda 8323h stax de mov a,e sta 8336h mov a,d sta 8337h ret end lxi bc,8300h yy: cmp c jnz sai sta 8318h lda 8317h sta 8316h lda 8318h sta 8317h jmp xx tang: lda 8323h stax de call tastm cpi 11h ; phim chuc nang G ; jz luu inx de jmp aa giam: lda 8323h stax de call tastm cpi 11h jz luu dcx de jmp aa sai: mov a,c cpi 0fh jz xx inx bc jmp yy luu: mov h,d mov l,e shld 8336 ret end III.13 Chương Trình vùng dữ liệu ;vung ma 16 so hex org. 8300h 8300h 3fh ; so 0 ; 8301h 06h ; so 1 ; 8302h 5bh ; so 2 ; 8303h 4fh ; so 3 ; 8304h 66h ; so 4 ; 8505h 6d ; so 5 ; 8306h 7dh ; so 6 ; 8307h 07h ; so 7 ; 8308h 7fh ; so 8 ; 9309h 6fh ; so 9 ; 830ah 77h ; chu a ; 830bh 7ch ; chu b ; 830ch 39h ; chu c ; 830dh 5eh ; chu d ; 830eh 79h ; chu e ; 830fh 71h ; chu f ; end KẾT LUẬN I. TỔNG KẾT: Sau 6 tuần làm việc hết mình, đề tài ”Card ghi đọc EPROM” đã hoàn tất đúng thời gian quy định. Đây là đề tài nhằm mục đích nghiên cứu cách thức giao tiếp của thiết bị ngoại vi với vi xử lý, cũng như cách thức nạp dữ liệu cho một IC nhớ. Cho nên, đề tài không đi rộng tất cả các loại IC nhớ có trên thị trường. Hơn nữa, dù cố gắng rất nhiều nhưng kinh nghiệm thực tế và kiến thức còn hạn chế, nên đề tài chỉ dừng lại ở mức độ giản đơn. II. ĐÁNH GIÁ: Với thời gian ngắn và đề tài chỉ được làm độc lập một sinh viên cho nên không thể tránh khỏi những sai sót trong quá trình thi công và hoàn tất đề tài. Qua đó người làm đề tài tự hào với những cố gắng, những công sức mình bỏ ra trong lúc kinh nghiệm và kiến thức chưa nhiều để hoàn tất một công việc ngoài sức mình. Đó là những điều quý báu mà người làm đề tài học hỏi được trong suốt thời gian làm luận văn. III. HƯỚNG PHÁT TRIỂN: Với luận văn này nếu đưa ra ngoài thực tế thì khó mà chấp nhận. Mặc dù tính kinh tế là một ưu điểm của đề tài. Nhưng khi đã nắm vững cách thức hoạt động của card ghi đọc EPROM thì việc làm ra một sản phẩm theo hướng đa năng không là quá khó với người làm đề tài này mà nó đòi hỏi thời gian và công sức nhiều hơn. Điều này không thể thực thi được trong khoảng thời gian cho phép của luận văn. Nếu có điều kiện, trong thời gian tới, người làm đề tài sẽ thi công một card ghi đọc EPROM mà nó có thể làm việc hết tất cả các loại EPROM trên thị trường. Lúc đó đề tài “Card ghi đọc EPROM” mới được xem là hoàn chỉnh, có thể ứng dụng trong thực tế. IV. TÀI LIỆU THAM KHẢO: Cùng với sự chỉ dẫn của thấy cô, những trao đổi với bạn bè, em đã tham khảo các tài liệu sau: - Vi Xử Lý – Trần Văn Trọng – ĐHSPKT – 1995. - Vi Xử Lý – Trần Văn Trọng – ĐHSPKT – 1997. - Lịch Sử Phát Triển Vi Xử Lý – Nguyễn Đình Phú – ĐHSPKT – 1998. - Sơ Đồ Chân Linh Kiện Bán Dẫn – Dương Minh Trí – 1998