Luận văn Nghiên cứu và ứng dụng card điều khiển số DSP để thiết kế bộ điều khiển số trong điều khiển chuyển động

Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên ĐẠI HỌC THÁI NGUYÊN TRƯỜNG ĐHKT CÔNG NGHIỆP CỘNG HOÀ Xà HỘI CHỦ NGHĨA VIỆT NAM Độc lập - Tự do - Hạnh phúc -----------***----------- THUYẾT MINH LUẬN VĂN THẠC SỸ KỸ THUẬT ĐỀ TÀI NGHIÊN CỨU VÀ ỨNG DỤNG CARD ĐIỀU KHIỂN SỐ DSP ĐỂ THIẾT KẾ BỘ ĐIỀU KHIỂN SỐ TRONG ĐIỀU KHIỂN CHUYỂN ĐỘNG Học viên: Đinh Văn Nghiệp Lớp: CHK10 Chuyên ngành: Tự động hoá Người HD Khoa học:TS. Bùi Chính Minh Ngày giao đề tài: 01/02/2009 Ngày hoàn thành: 31/07/2009 KHOA ĐT SAU ĐẠI HỌC CB HƯỚNG DẪN TS. Bùi Chính Minh HỌC VIÊN Đinh Văn Nghiệp Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên ĐẠI HỌC THÁI NGUYÊN TRƯỜNG ĐẠI HỌC KỸ THUẬT CÔNG NGHIỆP ----------------***---------------- LUẬN VĂN THẠC SỸ KỸ THUẬT NGHIÊN CỨU VÀ ỨNG DỤNG CARD ĐIỀU KHIỂN SỐ DSP ĐỂ THIẾT KẾ BỘ ĐIỀU KHIỂN SỐ TRONG ĐIỀU KHIỂN CHUYỂN ĐỘNG THÁI NGUYÊN 2009 Ngành: TỰ ĐỘNG HÓA Mã số: Học viên: ĐINH VĂN NGHIỆP Người HD Khoa học: TS. BÙI CHÍNH MINH Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên ĐẠI HỌC THÁI NGUYÊN TRƯỜNG ĐẠI HỌC KỸ THUẬT CÔNG NGHIỆP ----------------***---------------- LUẬN VĂN THẠC SỸ KỸ THUẬT NGÀNH: TỰ ĐỘNG HOÁ NGHIÊN CỨU VÀ ỨNG DỤNG CARD ĐIỀU KHIỂN SỐ DSP ĐỂ THIẾT KẾ BỘ ĐIỀU KHIỂN SỐ TRONG ĐIỀU KHIỂN CHUYỂN ĐỘNG ĐINH VĂN NGHIỆP THÁI NGUYÊN 2009 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 1 LỜI CAM ĐOAN Tên tôi là: Đinh Văn Nghiệp Sinh ngày 25 tháng 12 năm 1981 Học viên lớp cao học khoá 10 - Tự động hoá - Trường đại học Kỹ thuật Công nghiệp Thái Nguyên. Hiện đang công tác tại khoa Điện - Trường đại học Kỹ thuật Công nghiệp Thái Nguyên. Xin cam đoan: Đề tài “Nghiên cứu và ứng dụng Card điều khiển số DSP (Digital signal Processor) để thiết kế bộ điều khiển số trong điều khiển chuyển động” do thầy giáo TS. Bùi Chính Minh hướng dẫn là công trình nghiên cứu của riêng tôi. Tất cả các tài liệu tham khảo đều có nguồn gốc, xuất xứ rõ ràng. Tác giả xin cam đoan tất cả những nội dung trong luận văn đúng như nội dung trong đề cương và yêu cầu của thầy giáo hướng dẫn. Nếu sai tôi hoàn toàn chịu trách nhiệm trước Hội đồng khoa học và trước pháp luật. Thái Nguyên, ngày 31 tháng 7 năm 2009 Tác giả luận văn Đinh Văn Nghiệp Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 2 LỜI CẢM ƠN Sau sáu tháng nghiên cứu, làm việc khẩn trương, được sự động viên, giúp đỡ và hướng dẫn tận tình của thầy giáo TS. Bùi Chính Minh, luận văn với đề tài “Nghiên cứu và ứng dụng Card điều khiển số DSP (Digital signal Processor) để thiết kế bộ điều khiển số trong điều khiển chuyển động” đã hoàn thành. Tác giả xin bày tỏ lòng biết ơn sâu sắc đến: Thầy giáo hướng dẫn TS. Bùi Chính Minh đã tận tình chỉ dẫn, giúp đỡ tác giả hoàn thành luận văn này. Khoa đào tạo Sau đại học, các thầy giáo, cô giáo thuộc bộ môn Tự động hoá – Khoa Điện - Trường Đại học Kỹ thuật Công nghiệp Thái Nguyên đã giúp đỡ tác giả trong suốt quá trình học tập cũng như quá trình nghiên cứu thực hiện luận văn. Trung tâm Thí nghiệm Trường đại học kỹ thuật Công Nghiệp, đặc biệt là các cán bộ phòng thí nghiệm tự động hoá đã tận tình giúp đỡ tác giả xây dựng hệ thực nghiệm. Toàn thể các đồng nghiệp, bạn bè, gia đình và người thân đã quan tâm, động viên, giúp đỡ tác giả trong suốt quá trình học tập và hoàn thành bản luận văn. Tác giả luận văn Đinh Văn Nghiệp Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 3 MỤC LỤC Nội dung Trang Trang phụ bìa Lời cam đoan 1 Lời cảm ơn 2 Mục lục 3 Danh mục các hình vẽ, đồ thị 6 CHƯƠNG 1. TỔNG QUAN VỀ HỆ ĐIỀU KHIỂN SỐ 11 1.1. Lý thuyết về hệ điều khiển số 11 1.1.1. Cấu trúc điển hình của hệ điều khiển số 11 1.1.2. Cở sở của điều khiển số 21 1.1.2.1. Biến đổi Z 21 1.1.2.2 Tín hiệu và lấy mẫu tín hiệu trong hệ điều khiển số 24 1.2. Tổng hợp hệ điều khiển số 27 1.2.1. Lý luận chung. 27 1.2.2. Điều kiện để tổng hợp được bộ điều khiển số trong hệ. 29 1.2.3. Chọn tần số lấy mẫu. 30 1.2.4. Thiết kế bộ điều khiển số theo phương pháp liên tục. 32 1.2.4.1. Phương pháp vi phân 32 1.2.4.2. Bộ điều khiển số được xác định theo hàm truyền đạt 34 1.2.4.3. Phương pháp dùng biến đổi z 36 1.2.4.4. Tổng hợp bộ điều khiển có tính phần tử lưu giữ (ZOH) 37 1.2.5. Thiết kế bộ điều khiển số theo phương pháp trực tiếp 38 1.2.5.1. Phương pháp quỹ đạo nghiệm số trên mặt phẳng z. 1.2.5.2. Bù ảnh hưởng của khâu trễ 38 1.2.5.3. Hệ ổn định vô tận 40 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 4 1.2.6. Dùng matlab để tổng hợp hệ điều khiển số 41 1.3. Điều khiển số trong điều khiển chuyển động 41 1.3.1. Một số cấu trúc điều chỉnh được sử dụng 41 1.3.2. Thiết kế và mô phỏng hệ thống bằng máy tính 47 CHƯƠNG 2. GIỚI THIỆU CARD DSP DS1104 49 2.1. Giới thiệu chung 49 2.2. Cấu trúc phần cứng của DS1104 51 2.2.1. Cấu trúc tổng quan 51 2.2.2. Ghép nối với máy chủ (Host Interface) 53 2.2.3. Các thành phần chủ yếu của DS1104 59 2.2.3.1. Bộ xử lý tín hiệu số DSP TMS320F240. 59 2.2.3.2. Hệ con AD (Analog to Digital). 65 2.2.3.3. Hệ con DA (Digital to Analog). 67 2.2.3.4. Hệ con Vào/Ra số (Digital I/O) 70 2.2.3.5. Hệ con bộ mã hoá so lệch 73 2.2.3.6. Thanh ghi điều khiển vào ra IOCTL 75 2.2.3.7. Sơ đồ chân I/O Connector của DS1104 76 2.3. Phần mềm dSPACE 78 2.3.1. Cài đặt dSPACE 79 2.3.2. Các khối dSPACE trong Simulink 80 2.3.2.1. Các điều khiển vào/ra tương tự 81 2.3.2.2. Các điều khiển vào/ra số 81 2.4. Một số các tính năng cơ bản của Card DS1104 cho điều khiển chuyển động. 81 2.4.1. Các điều khiển vị trí Encoder 81 2.4.2. Điều khiển PWM (Pulse Width Modulation) 82 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 5 2.5. Tạo ứng dụng với dSPACE và Simulink 88 2.5.1. Tạo ứng dụng với Control Desk 93 2.5.2. Hiển thị các điều khiển, quan sát với Instrumentation Management Tools. 94 CHƯƠNG 3. XÂY DỰNG HỆ ĐIỀU KHIỂN CHUYỂN ĐỘNG SỬ DỤNG CARD DS 1104 100 3.1. Tổng hợp hệ điều khiển chuyển động vị trí DC servo(theo phương pháp tương tự) 100 3.1.1. Mô hình toán học của hệ 100 3.1.2. Cấu trúc hệ điều khiển vị trí và phương pháp tổng hợp các mạch vòng 104 3.1.3. Tính toán các thông số hệ điều khiển vị trí và cấu trúc hệ điều khiển vị trí 110 3.1.4. Mô phỏng hệ trên Matlab 114 3.2.Hệ điều khiển vị trí động cơ DC Servo dùng bộ điều khiển Fuzzy logic ứng dụng Card DS1104 115 3.3. Xây dựng hệ thống điều khiển chuyển động 121 3.3.1 Giới thiệu các thiết bị trong hệ thống thực 121 3.3.2. Lập trình điều khiển hệ 123 3.3.3. Các đặc tính thực nghiệm hệ điều khiển chuyển động 124 KẾT LUẬN VÀ KIẾN NGHỊ 129 TÀI LIỆU THAM KHẢO 129 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 6 DANH MỤC CÁC BẢNG, HÌNH VẼ, ĐỒ THỊ Bảng 2.2. Mô tả thanh ghi trạng thái Bảng 2.3. Mô tả thanh ghi cài đặt Bảng 2.4. Các ngắt cứng của DSP Bảng 2.5. Quản lý các ngát cứng Bảng 2.6. Các địa chỉ thanh ghi của hệ con AD Bảng 2.7. Các địa chỉ thanh ghi của hệ con DA Bảng 2.8. Mô tả thanh ghi chế độ DA Bảng 2.9. Thanh ghi cổng vào/ra Bảng 2.10. Tên các chân của DS1104 trên P1A Bảng 2.11. Tên các chân của DS1104 trên P1B Bảng 2.12. Bảng mô tả các chân của DS1104 Bảng 2.13.Các điều khiển vị trí encoder của DS1104 Bảng 2.14. Tên các chân của các kênh phhát xung Bảng 2.15. Tên các xung PWM 3 pha Bảng 2.16.Tên của các kênh phát xung PWM 3 pha Bảng 2.17. Tên các xung PWM 3 pha vector Bảng 2.18.Tên của các kênh phát xung PWM 3vector Bảng 3.1. Các thông số cho trước Bảng 3.2. Luật điều khiển Hình 1.1. Cấu trúc hệ điều khiển số Hình 1.2. Sơ đồ nguyên lý bộ chuyển đổi số - tương tự trong hệ điều khiển số Hình 1.3. Sơ đồ nguyên lý bộ DAC Hình 1.4. Tín hiệu ra của bộ DAC Hình 1.5. Bộ biến đổi DAC với mạng điện trở Hình 1.6. Bộ biến đổi DAC dùng mạng điện trở R và 2R Hình 1.7. Sơ đồ nguyên lý chuyển đổi A/D Hình 1.8. Sơ đồ chuyển đổi A/D song song Hình 1.9. Sơ đồ chuyển đổi A/D theo phương pháp bù Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 7 Hình 1.10. Bộ biến đổi A /D theo nguyên tắc servo Hình 1.11 : Hàm thời gian Hình 1.12. Tín hiệu liên tục Hình 1.13.Tín hiệu rời rạc Hình1.14:Bộ cắt mẫu Hình 1.15: Mối quan hệ quá trình gián đoạn và liên tục Hình 1.16 Hình 1.17 Hình 1.18 Hình 1.19 Hình 1.20 Hình 1.21 Hình 1.22 Hình 1.23 Hình 1.24 Hình 1.25 Hình 1.26. Cấu trúc cơ bản của điều chỉnh tốc độ quay Hình 1.27. Cấu trúc tối giản phục vụ thiết kế xấp xỉ Hình 1.28. Cấu trúc cơ bản điều chỉnh góc Hình 1.29. Cấu trúc cơ bản điều chỉnh góc tối giản Hình 1.30. Cấu trúc điều chỉnh bù sai số giá trị đặt Hình1.31. Cấu trúc điều chỉnh bù nhiễu Hình1.32. Cấu trúc điều chỉnh bù ngược Hình 1.33. Cấu trúc điều chỉnh bù xuôi bằng phương pháp mô hình Hình1.34. Các giai đoạn của một quá trình chuyển động Hình 1.35. Cấu trúc điều khiển tổng quát của một nhánh truyền động Hình 1.36.Các luật thông dụng nhằm điều khiển chính xác chuyển động Hình 1.37. Trình tự thiết kế và mô phỏng hệ thống bằng máy tính Hình 2.1- Card DS1104 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 8 Hình 2.2. Sơ đồ khối của DS1104 Hình 2.3. Vi xử lý tín hiệu số DSP TMS320F240 Hình 2.4.Bản đồ bộ nhớ của DSP Hình 2.5.Bản đồ bộ nhớ ngoại vi của DSP TMS320F240 Hình 2.6. Sơ đồ khối của hệ con AD Hình 2.7. Định dạng dữ liệu của ADC 16-bit Hình 2.8. Định dạng dữ liệu của ADC 12-bit Hình 2.9. Mạch đầu vào của ADC Hình 2.10. Sơ đồ khối của hệ con DA Hình 2.11. Định dạng dữ liệu của DAC 12-bit Hình 2.12. Định dạng dữ liệu ở chế độ DA Hình 2.13. Mạch đầu ra của DAC Hình 2.14. Sơ đồ cấu trúc của giao diện encoder so lệch Hình 2.15. Mạch đầu vào của encoder Hình 2.18. Tạo nguồn 1,5V từ nguồn 5V Hình 2.16. Định dạng của thanh ghi IOCTL khi đọc Hình 2.17. Định dạng của thanh ghi IOCTL khi ghi Hình 2.18. Các khối của DS1104 Master PPC Hình 2.19. Các khối trong thư viện của DS1104 Hình 2.20. Tín hiệu encoder và giới hạn đếm Hình 2.21. Tín hiệu PWM của Card DS1104 Hình 2.22. Tín hiệu PWM ở chế độ đối xứng Hình 2.23. Tín hiệu PWM ở chế độ không đối xứng Hình 2.24. Điều chế xung PWM của Card DS1104 Hình 2.25. Điều chế vector không gian Hình 2.26. Các vector SPWM1, SPWM3, SPWM5 của DS1104 Hình 2.27. Lưu đồ thuật toán thực hiện một ứng dụng với Simulink và Control Desk: (a)- Bước 1; (b)- Bước 2 Hình 2.28. Ví dụ minh hoạ Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 9 Hình 2.29. Thay đổi tham số khối Transfer Fcn Hình 2.30. Kết quả mô phỏng Hình 2.31. Cấu trúc điều khiển trên Matlab Simulink Hình 2.32. Downloading and Building Hình 2.33. Giao diện Control Desk Hình 2.34. Cửa sổ New Experiment Hình 2.35. Thẻ Variable Manager và các biến mô phỏng Hình 2.36. Cửa sổ New Layout Hình 2.37. Chọn Slider và vẽ hình chữ nhật trong Layout1 Hình 2.38. Thay đổi tham số của Slider Hình 2.9. Điều khiển Slider sau khi gán biến cần điều khiển Hình 2.40. Vẽ một Plotter để quan sát tín hiệu Hình 2.41.Thiết lập đặc tính cho đồ thị Hình 2.42. Thiết lập thông số quan sát Hình 2.43. Điều khiển sự thực thi của DSP (a) và điều khiển Animation (b) Hình 3.1.Sơ đồ cấu trúc chung của hệ điều chỉnh vị trí Hình 3.2. Sơ đồ mạch thay thế động cơ một chiều Hình 3.3. Sơ đồ mạch thay thế mạch điện phần ứng Hình 3.4. Mô hình tuyến tính hoá động cơ điện một Hình 3.5. Mô hình tuyến tính hoá động cơ điện một Hình 3.6. Mô hình tuyến tính hoá mô phỏng động cơ một chiều kích từ độc lập Hình 3.7. Sơ đồ khối mạch chỉnh lưu có điều khiển Hình 3.8. Sơ đồ mạch vòng điều chỉnh dòng điện Hình 3.9 Hình 3.10: Sơ đồ cấu trúc của hệ điều chỉnh vị trí. Hình 3.11 Hình 3.12 Hình 3.13 Hình 3.14. Cấu trúc hệ điều khiển vị trí trong matlab Simulink Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 10 Hình 3.15. Đặc tính mô phỏng hệ điều khiển chuyển động Hình 3.16. Cấu trúc hệ điều khiển vị trí với Card DS1104 Hình 3.17 Cấu trúc điều khiển mờ vị trí với Card DS1104 Hình 3.18. Hệ điều khiển mờ vị trí với Card DS1104 Hình 3.19. Hàm liên thuộc của biến sai lệch vị trí Hình 3.20. Hàm liên thuộc của biến thay đổi sai sốvị trí Hình 3.21. Hàm liên thuộc của tín hiệu điều khiển Hình 3.22. Surface luật điều khiển mờ Hình 3.23. Vi phân sai lệch vị trí Hình 3.24. Sai lệch vị trí Hình 3.25. Cấu trúc hệ điều khiển vị trí với bộ điều khiển mờ Hình 3.26. Mô phỏng luật điều khiển mờ Hình 3.27.Cấu trúc hệ thống thực nghiệm Hình 3.28.Card DS1104 trong hệ thực nghiệm Hình 3.29. Driver DC servo motor Hình 3.30.DC servo motor Hình 3.31. Chọn thời gian lấy mẫu cho hệ Hình 3.32. Chọn thời gian lấy mẫu cho hệ Hình 3.33. Màn hình ControlDesk với hệ thực nghiệm Hình 3.34.Chương trình điều khiển hệ thống thưc nghiệm Hình 3.35. Chương trình điều khiển hệ thống thưc nghiệm dùng bộ điều khiển mờ Bảng 2.1. Dung lượng các bộ nhớ của DS1104 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 11 CHƢƠNG 1. TỔNG QUAN VỀ HỆ ĐIỀU KHIỂN SỐ 1.1. Lý thuyết về hệ điều khiển số. 1.1.1. Cấu trúc điển hình của hệ điều khiển số. Ngày nay với những thành tựu nổi bật trong công nghệ máy tính, chúng ta có thể thực hiện các bộ điều khiển số bằng máy tính để thay thế các bộ điều khiển truyền thống. Do vậy điều khiển số liên quan tới thuật toán điều khiển trong thiết bị điều khiển số, cụ thể là Card số và máy tính số. Chúng ta có thể tận dụng sự tiến bộ trong điều khiển logic và sự linh hoạt và mềm dẻo của điều khiển số thay vì việc thực hiện các bộ điều khiển tương tự truyền thống. Mặt khác chúng ta cũng cần sự giao diện kết nối giữa đối tượng điều khiển và máy tính. Cụ thể như: - các phép đo được thực hiện tại các thời điểm rời rạc - các dữ liệu cũng phải được rời rạc hoá để cho phép xử lý dữ liệu số Mặt khác các bộ điều khiển số có thể xử lý được dữ liệu rời rạc theo không gian và thời gian. Cách rời rạc hoá thường được thực hiện bằng cách lấy mẫu và sau đó là lượng tử hoá. Với hai đặc điểm này khiến hệ thống điều khiển số khác hẳn với các hệ thống thống điều khiển tuyến tính thông thường và hệ thống điều khiển thời gian bất biến. a. Bộ chuyển đổi số-tƣơng tự (D/A converter). Bộ chuyển đổi số-tương tự biển đổi một chuỗi các đại lượng u(kT) thành tín hiệu liên tục u(t) để điều khiển hệ thống. Bộ chuyển đổi D/A được mô phỏng bởi bộ lưu Hình 1.1: Cấu trúc hệ điều khiển số Máy tính số Chương trình điều khiển Đối tượng Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 12 giữ, nhận ở thời điểm kT xung có biên độ tỷ lệ với trị số u(kT) có độ rộng rất bé so với T (tín hiệu lấy mẫu) và duy trì hằng số ấy suốt cả chu kì T. Như vậy đáp ứng với một chuỗi xung là một chuỗi bậc thang có độ dài T. Quá trình biến đổi này là tức thời và không có trễ. Bộ lưu giữ bậc không ở đây tương ứng với cơ cấu định hình với xung chữ nhật, hệ số lấp đầy =1. Những bộ lưu giữ bậc cao tạo nên những dạng sóng phức tạp hơn nhưng độ chính xác cao hơn. Nguyên tắc làm việc của DAC Chuyển đổi số tương tự là quá trình tìm lại tín hiệu từ n số hạng (n bits) đã biết của tín hiệu số. Bộ chuyển đổi số tương tự (DAC) tiếp nhận một mã số n bits song song ở đầu vào và biến đổi thành tín hiệu liên tục ở đầu ra. Hình 1.2: Sơ đồ nguyên lý bộ chuyển đổi số - tương tự trong hệ điều khiển số Hình 1.3: Sơ đồ nguyên lý bộ DAC Hình 1.4- Tín hiệu ra của bộ DAC Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 13 Tín hiệu này được đưa qua bộ lọc thông thấp. Đầu ra của bộ lọc là tín hiệu tương tự UA biến thiên liên tục theo thời gian, là tín hiệu nội suy của Um. Vậy bộ lọc thông thấp đóng vai trò là bộ nội suy. Các đặc tính quan trọng của DAC - Độ phân giải: liên quan đến số bit của một DAC. Nếu số bit là m thì số trạng thái tín hiệu của số nhị phân đưa vào là 2 n và tín hiệu ra sẽ có 2 n mức khác nhau, do đó độ phân giải là 1/ 2 n . Độ phân giải càng bé thì tín hiệu đầu ra có dạng liên tục gần với thực tế. - Độ tuyến tính: Trong một DAC lý tưởng sự tăng tín hiệu số ở đầu vào sẽ tỷ lệ với sự tăng tín hiệu số ở đầu ra. - Độ chính xác của một DAC cho biết sự khác biệt giữa trị số thực tế của UA và trị số lý thuyết cho bởi một giá trị bất kỳ của tín hiệu số ở đầu vào. Sự sai khác này càng nhỏ thì độ chính xác càng cao. - Thời gian thiết lập: Khi tín hiệu số ở đầu vào của một DAC thay đổi, tín hiệu ở đầu ra không thể thay đổi ngay lập tức mà phải sau một khoảng thời gian nào đó gọi là thời gian thiết lập. Thời gian thiết lập phản ánh tính tác động nhanh của một DAC. Một số mạch DAC điển hình Biến đổi DAC với mạng điện trở trọng lƣợng Mạch gồm một nguồn điện áp chuẩn Uch, các bộ chuyển mạch và điện trở có giá trị R, R/2, R/4... và một mạch khuếch đại thuật toán. Khi một khoá điện nào đó được nối với nguồn điện thế chuẩn thì sẽ Hình 1.5. Bộ biến đổi DAC với mạng điện trở Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 14 cung cấp cho bộ khuếch đại thuật toán dòng điện cường độ là: ch i i U I = R.2 (i=0…n-1) Cường độ dòng điện này độc lập với các khóa còn lại, có thể thấy ngay bằng biên độ điện áp Ura phụ thuộc vào chỗ khoá nào được nối với Uch tức là phụ thuộc vào giá trị của bit tương ứng trong tín hiệu số đưa vào mạch chuyển đổi. Mạch có ưu điểm là đơn giản, nhưng nhược điểm là độ chính xác và tính ổn định của kết quả phụ thuộc nhiều vào trị số của các điện trở và khả năng biến thiên như nhau theo môi trường của các điện trở này. Chế tạo các điện trở theo đúng tỉ lệ chính xác như vậy thường khó khăn và tốn kém. Ngoài ra Ura còn phụ thuộc vào cả độ chính xác và tính ổn định của nguồn điện áp chuẩn. Bộ biển đổi D /A dùng mạng điện trở R và 2R DAC với thang điện trở R - 2R khắc phục được một số nhược điểm của DAC mạng điện trở trọng lượng. Mạch chỉ gồm hai loại điện trở R và 2R với nhiều chuyển mạch (mỗi chuyển mạch cho 1 bitm) và một nguồn điện áp chuẩn Uch. Đại lượng cần tìm là Ith vào mạch khuếch đại khi có một số chuyển mạch nối với Uch. Lúc đó ta có: Ura=-Ith.Rf Hình 1.6. Bộ biến đổi DAC dùng mạng điện trở R và 2R Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 15 Xét tại chuyển mạch tương ứng với bit thứ i, nút tương ứng trên mạch là nút 2i. Khi bộ chuyển đổi đóng vào Uch thì điện thế tương đương tại nút 2 i sẽ là Uch/ 2 và nguồn tương đương có nội trở là R (theo định lý Thevenin). Như vậy tại nút 2i+1 ta có nguồn tương đương trị số là Uch/ 4 và nội trở là R. Từ những kết quả trên ta suy ra rằng khi di chuyển về phía mạch khuếch đại thuật toán điện thế tại mỗi nút bằng nửa trị số của nút kế cận bên trái nó. Như vậy nếu từ nút thứ 2i đến nút 2n-2 có k nút (kể cả nút thứ 2n-2) thì điện thế tại nút 2n-2 do chuyển mạch 2i gây ra là Uch/ 2k và dòng điện t-ơng ứng là Uch/(2k.2R). Tại nút 2 n-1 do đặc tính của khuếch đại thuật toán mà điện thế tại đây được coi là 0V. Tóm lại, một cách tổng quát ta có công thức để tính điện áp ra của một DAC n bit (từ B0 ữ Bn-1) với mạng điện trở R - 2R.  n-1 n-2 0fra ch n-i n-2 0n R U =-U 2 B +2 B +...+2 B 2 R Trong đó B0 ữ Bn-1 có giá trị 0 hoặc 1. Các DAC theo phương pháp này phải dùng số điện trở khá lớn, ví dụ như DAC n bit thì phải dùng 2 (n-1) điện trở, trong khi theo phương pháp điện trở trọng lượng chỉ phải dùng n điện trở. Nhưng bù lại nó không rắc rối vì chỉ cần dùng có 2 loại điện trở mà thôi. Nên độ chính xác và tính ổn định của tín hiệu ra được đảm bảo. b. Bộ chuyển đổi tƣơng tự - số (A/D Converter) Quá trình chuyển đổi tương tự - số không thể tức thời, cần có thời gian trễ để biến đổi tín hiệu tương tự là một đại lượng vật lý (điện áp) ở đầu vào thành tín hiệu số ở đầu ra. Hình 1.7. Sơ đồ nguyên lý chuyển đổi A/D Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 16 Bộ chuyển đổi A/D có ba chức năng: lấy mẫu (lượng tử hoá theo thời gian), lượng tử hoá theo mức và mã hoá (hệ nhị phân). Nguyên lý làm việc của ADC được minh hoạ trên sơ đồ khối. Tín hiệu tương tự UA được đưa đến mạch lấy mẫu, mạch này có hai nhiệm vụ: • Lấy mẫu những tín hiệu tương tự tại những thời điểm khác nhau và cách đều. Thực chất đây là quá trình rời rạc hoá tín hiệu về mặt thời gian. • Giữ cho biên độ tín hiệu tại các thời điểm lấy mẫu không thay đổi trong quá trình chuyển đổi tiếp theo (quá trình lượng tử hoá và mã hoáq). Quá trình lượng tử hoá thực chất là quá trình làm tròn số. Lượng tử hoá được thực hiện theo nguyên tắc so sánh tín hiệu cần chuyển với các tín hiệu chuẩn. Mạch lượng tử hoá làm nhiệm vụ rời rạc tín hiệu tương tự về mặt biên độ. Trong mạch mã hoá, kết quả lượng tử hoá được sắp xếp lai theo một quy luật nhất định phụ thuộc loại mã yêu cầu ở đầu ra bộ chuyển đổi. Nhiều loại ADC, quá trình lượng tử hoá và mã hoá xảy ra đồng thời, lúc đó không thể tách rời hai quá trình, phép lượng tử hoá và mã hoá được gọi chung là phép biến đổi AD. Các tham số cơ bản của ADC Các tham số cơ bản của bộ biến đổi ADC gồm dải biến đổi của điện áp tương tự ở đầu vào, độ chính xác của bộ chuyển đổi, tốc độ chuyển đổi. - Dải biến đổi của điện áp tín hiệu tương tự ở đầu vào là khoảng điện áp mà số từ 0 đến một số dương hoặc số âm nào đó, hoặc cũng có thể là điện áp hai cực tính: -UAUA. - Độ chính xác của ADC: Tham số đầu tiên đặc trưng cho độ chính xác của ADC là độ phân giải. Tín hiệu ở đầu ra của một ADC là các giá trị được sắp xếp theo một quy luật của một loại mã nào đó. Số các số hạng của mã số đầu ra (số bits trong từ mã nhị phâns) tương ứng với giải biến đổi của điện áp vào cho biết mức chính xác của phép chuyển đổi. Ví dụ một ADC có số bits ở đầu ra là n = 8 thì sẽ phân biệt được 28 mức trong dải biến đổi điện áp vào của nó. Như vậy trong thực tế dùng số Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 17 bits để đánh giá độ chính xác của một ADC khi giải biến đổi điện áp vào là không đổi. Liên quan đến độ chính xác của một ADC còn có các tham số khác như: méo phi tuyến, sai số khuếch đại, sai số lệch không, sai số lượng tử hoá. - Tốc độ chuyển đổi cho biết số kết quả chuyển đổi trong một giây, được gọi là tần số chuyển đổi fc. Cũng có thể dùng tham số thời gian chuyển đổi Tc để đặc trưng cho tốc độ chuyển đổi. Với một ADC thường thì fc < 1/Tc vì giữa các lần chuyển đổi phải có một thời gian cần thiết để ADC phục hồi lại trạng thái ban đầu. Một ADC có tốc độ chuyển đổi cao thì độ chính xác giảm và ngược lại. Các phƣơng pháp chuyển đổi tƣơng tự - số : Có nhiều cách phân loại ADC, nhưng hay dùng hơn cả là phân loại theo quá trình chuyển đổi về mặt thời gian. Trong đồ án này chỉ giới thiệu một số phương pháp điển hình. Chuyển đổi A /D theo phƣơng pháp song song Nguyªn t¾c ho¹t ®éng. :Tín hiệu tương tự UA được đồng thời đưa đến các bộ so sánh từ S1 đến Sm. Điện áp chuẩn Uch được đưa đến đầu vào thứ 2 của các bộ so sánh qua thang điện trở R. Do đó các điện áp chuẩn đặt vào các bộ so sánh lân cận khác nhau một lượng không đổi và giảm dần từ S1 đến Sm. Đầu ra của các bộ so sánh có điện áp lớn hơn điện áp chuẩn lấy trên thang điện trở có mức logic "1", các đầu ra còn lại có mức logic "0". Các đầu ra của mạch so sánh được nối với mạch AND, một đầu mạch AND được nối với mạch tạo xung nhịp. Chỉ khi có xung nhịp đưa đến đầu vào AND thì các xung trên đầu ra của bộ so sánh mới đưa vào mạch nhớ Flip_Flop (FF). Như vậy cứ sau một khoảng thời gian bằng chu kỳ xung nhịp lại có một tín hiệu được biến đổi và đưa đến đầu ra. Xung nhịp đảm bảo quá trình so sánh kết thúc mới đưa xung nhịp vào bộ nhớ. Bộ mã hoá sẽ biến đổi tín hiệu và dưới dạng mã đếm thành mã nhị phân. Mạch biến đổi song song có tốc độ chuyển đổi nhanh nên được gọi là ADC nhanh nhưng kết cấu của mạch rất phức tạp ví dụ như ADC n bits cần phải dùng 2n-1 bộ so sánh. Vì vậy phương pháp này chủ yếu dùng trong các ADC có tốc độ chuyển đổi cao nhưng số bit nhỏ. Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 18 Chuyển đổi A /D theo phƣơng pháp bù Tại thời điểm ban đầu bộ đếm được đặt ở trạng thái không bởi xung Cl, như vậy đầu ra của nó cũng có tín hiệu không. Mạch so sánh thiết lập giá trị một tín hiệu nhịp H qua cổng AND được đưa vào mạch đếm. Mạch đếm làm việc cho ra tín hiệu số từ Q0…Qm-1 đồng thời qua bộ biến đổi D /A sẽ có điện áp U0 cho đến khi U0 = UA thì bộ so sánh lật giá trị, đầu ra của nó có giá trị 0 cổng AND sẽ khoá và bộ đếm sẽ dừng. Trên đầu ra bộ đếm Q0…Qm-1 ở dạng số tỉ lệ với điện áp vào UA, số này được xếp vào bộ ghi. Tiếp theo bộ đếm được xoá và chuẩn bị cho chu kỳ biến đổi tiếp Hình 1.8. Sơ đồ chuyển đổi A/D song song Hình 1.9. Sơ đồ chuyển đổi A/D theo phương pháp bù Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 19 theo. Sau mỗi chu kỳ bộ ghi sẽ ghi số liệu mới của bộ đếm. Nếu như bộ đếm nhị phân có m bits thì điện áp vào cực đại UmaxA: m maxAU =2 -1 Điện áp UA được lượng tử theo gia số: maxA A m U U = 2 -1  Điện áp UA được diễn tả bằng phương trình: maxA A m U U = N 2 -1  Trong đó N là tổng số bước của bộ đếm và dung lượng của nó đầy sau khi kết thúc qúa trình đếm. Thời gian biến đổi: A n N T = f ,Trong đó fn là tần số xung nhịp. Thời gian biến đổi phụ thuộc độ lớn điên áp. Tốc độ thay đổi điện áp có thể đạt giá trị cực đại. Amax AmaxA A n nm m max U .ΔN UdU ΔU f = = . = f dt ΔT 2 -1 ΔN 2 -1       Nếu tốc độ biến đổi điện áp UA lớn hơn tốc độ cực đại thì phát sinh sai số động của bộ biến đổi. Sai số tĩnh của bộ biến đổi là sai số lượng tử ± U. Để giảm thời gian biến đổi, ở bộ đếm nhị phân ta sử dụng mạch điều khiển chương trình. Bộ biến đổi A /D theo nguyên tắc servo Bộ biến đổi này có ba phần tử cơ bản: mạch so sánh, mạch đếm hai chiều và bộ biến đổi D /A. Hình 1.10. Bộ biến đổi A /D theo nguyên tắc servo Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 20 Tín hiệu điện áp vào UA so sánh với điện áp ra D /A. Nếu UA > U0 thì bộ biến đếm đếm theo chiều tiến. Nếu UA < U0 thì bộ đếm đếm theo chiều lùi cho đến khi UA = U0 thì bộ đếm dừng, tương tự như cơ cấu servo. Tuy vậy tốc độ biến đổi điện áp vào UA luôn luôn phải nhỏ hơn tốc độ của bộ đếm và bộ biến đổi D /A. Nên thời gian biến đổi phụ thuộc vào tần số xung nhịp fH và phản ứng của bộ so sánh. c. Máy tính số hoặc bộ vi xử lý. Máy tính thực hiện các thuật toán như: dịch chuyển, cộng, nhân, lưu giữ: nó tạo nên tín hiệu điều khiển uk=u(kT) theo chu kì, là hàm của các đại lượng uk-1, uk-2, …uk-q ở các thời điểm trước đó và các đại lượng sai lệch ek-1, ek-2, …ek-q. Angorit mô tả hàm ấy có dạng tuyến tính như:     n n k k k=0 k=1 u(mT)= b e (m-k)T - a u (m-k)T  k 1 k-1 2 k-2 q k-q 0 k 1 k-1 p k-pu =a u +a u +...+a u +b e +b e +...+b e Yêu cầu là xác định các hệ số aj và bj sao cho đáp ứng của hệ số đối với đại lượng đặt xd(kT) là thích hợp mặc dù có nhiễu tác động đến hệ thống hay đến cảm biến. Trong angorit, sai lệch e(kT) xuất hiện đồng thời với điều khiển, đòi hỏi chu kì lượng tử hoá T đủ lớn (ít nhất là 20 lần ) so với thời gian tính u(kT). Thời gian lấy mẫu và thời gian biến đổi tín hiệu đều cần tính đến để chộ T. Chu kì lấy mẫu T ảnh hưởng rất lớn đối với chất lượng của hệ kín. Nếu T quá lớn hệ có thể mất ổn định. Nếu T và mức lượng tử hoá (mà quá trình phân tích không quan tâm đến) đủ bé thì tín hiệu số cũng như tín hiệu rời rạc có thể xem như liên tục. Ngày nay với sự phát triển vượt bậc của công nghệ thông tin, điện tử các nhà sản xuất đã tích hợp các hệ vi xử lý tín hiệu số để thay thế các máy tính trong hệ điều khiển số. Các hệ vi xử cùng với các bộ chuyển đổi A/D,D/A được tích hợp trên một Board đơn (Card). Có nhiều hãng đã sản xuất nhiều Card điều khiển số DSP để ứng dụng trong công nghiệp và nghiên cứu, điển hình là các Card DS1102,DS1104, DS1103, DS1105. Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 21 1.1.2. Cở sở của điều khiển số. 1.1.2.1. Biến đổi Z Khi phân tích hệ điều khiển tuyến tính liên tục thì ta dùng phép biến đổi Laplace lúc đó hàm truyền của hệ thống là tỷ số giữa hai đa thức theo biến t. Trong hệ điều khiển số thì hàm truyền của hệ thống không còn là một đa thức đại số theo p mà đa thức đại số theo Tpe . Để đơn giản ta đặt zeTp  lúc đó hàm truyền của hệ thống trở thành đa thức đại số theo z. Ta có thể sử dụng các kết quả đã khảo sát ở hệ tuyến tính liên tục cho hệ điều khiển số. 1.1.2.1.1. Phép biến đổi z Cho tín hiệu rời rạc x(nT) thì biến đổi z của tín hiệu này sẽ là:     nznTxzX )()( Công thức trên được gọi là công thức biến đổi Z theo hai phía. Trong kỹ thuật điều khiển số ta thường dùng biến đổi Z theo một phía (0  +). X(z)=    0 )( nznTX Xét hàm liên tục f(t) có hàm rời rạc là: f(nT)=    0 )()( nTttf Trong đó )nTt(  là xung Đirăc Biến đổi Laplace ta có: dte)nTt()t(fdte)nT(f)p(F 0 0 tptp 0 *          0 * )()( nTpenTfpF Với Z = eTp  p = T 1 lnZ * F (p) =        Z T p ln 1 = F(z) =    0 )( nzntf Biến đổi Z của hàm 1(t): f(t) = 1(t) f(nT) = 1(n) với T = 1  Z  )(1 t =    0 2)(1 nn = 1 + 2 11 zz  + … = 1z z Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 22 Biến đổi Z của hàm f(t) = e-aT với a = const f(nT) = f(n) với T = 1 = e-na Z  ate  =    0 nna ze = 1 + e -a z -1 + e -2a z -2 + ...  là cấp số nhân lùi vô hạn với q = e-nz-1 là công bội Vậy Z  ate  = q1 1 = ze a 1 1 1  = 1ze ze a a = aez z  1.1.2.1.2. Các tính chất của biến đổi Z a. Tính dịch gốc Nếu hàm f(n) có biến đổi Z là F(z) thì hàm f(n + 1) có ảnh là: ZF(z) – Zf(0) ( f(0) là điều kiện đầu ) Tổng quát: Z  mnf ( = mZ F(z) -     1m 0j )jm(z)j(f b. Tính chất tuyến tính Nếu )z(F)n(fvµ)z(F)n(f 2211  thì:   )z(Fb)z(Fa)n(fb)n(faZ 2121  c. Giá trị đầu của hàm gốc rời rạc )z(FLim)0(f)0n(f z   Xuất phát từ biến đổi Z: Vì   n1 0 n n z)n(f...z)1(f)0(fz)n(ffZ      )n(flim)0(f)z(FLim 0nz   d. Giá trị cuối của hàm gốc rời rạc  zF)z1(lim)n(flim 1 1zn    Vì         m 0n n m z)n(f)1n(flim)n(f)1n(fZ       m 0n n m z)n(f)1n(flim)z(F)z(FZ Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 23    )0(f)1m(flim)0(f)z(F)1z(lim m1z   )z(F)z1(Lim)n(fLim 1 1zn    e. Biến đổi Z của sai phân tiến ( )n(f )           Δf(n)=f(n+1)-f(n) Z Δf(n) =Z f(n+1)-f(n) =Z f(n+1) -Z f(n) ÛZ Δf(n) =zF(z)-zF(0)-F(z)=(z-1)F(z)-zf(0) Tương tự đối với sai phân cấp hai:     )0(fz)0(f)1z(z)z(F)1z()0(fz)n(fZ)1z()n(fZ 22  f. Biến đổi Z của sai phân lùi   )z1)(z(F)z(Fz)z(F)n(fZ )1n(f)n(f)n(f 11    1.1.2.1.3. Biến đổi Z ngƣợc: Cho hàm F(z) tìm f(n). Có ba cách để thực hiện: a. Phân tích thành những phân thức đơn giản Phân tích thành những phân thức đơn giản sau đó sử dụng bảng ảnh gốc và các tính chất biến đổi Z sẽ được kết quả. b. Phân tích thành chuỗi luỹ thừa ... z f z )1(f fz)n(f)z(F 2 2 0 n   Suy ra f(n) ở thời điểm lấy mẫu ta xác định được giá trị thời gian. c. Dùng phương pháp tích phân ngược e(nt) = j2 1   L 1n dzz)z(F Trong đó đường cong L lấy sao cho bao kín nghiệm (đường cong kín L là đường tròn đơn vị). Phương pháp này ít dùng. d. Sử dụng máy tính số Chuyển F(Z) thành phương trình sai phân, sau đó giải phương trình sai phân bằng máy tính. Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 24 1.1.2.1.4. Biến đổi Z phát triển Biến đổi Z phát triển là một công cụ để xác định hàm thời gian giữa các lần lấy mẫu khi mà số lần lấy mẫu không phải là số nguyên của tần số lấy mẫu. Trong trường hợp này ta thay phép biến đổi Z thông thường bằng cách thêm vào hệ thống dữ liệu lấy mẫu một sự trì hoãn thời gian tưởng tượng. Khi đó phép biến đổi này sẽ mô tả các chuỗi xung được làm rõ bởi các hàm thời gian, với bội số không nguyên của tần số lấy mẫu. Bằng cách thay đổi thời gian trễ ta có thể tìm được tín hiệu liên tục giữa các lần lấy mẫu. - Xét hàm thời gian như hình vẽ (Hình 1.11). Hàm được làm trễ một khoảng thời gian  giây. Nếu là số nguyên thì biến đổi Z của hàm )Tt(e  là :   )z(Ez)Tt(eZ  Nếu chọn n1n  thì sai số giữa nT và T là :  nTnTT Trong đó  là một số dương và 10  . Giả thiết E(p) là biến đổi Laplace của e(t) và E(p,  ) là biến đổi laplace của e(t- T )   )e)p(E,p(E)Tt(eL Tp Thay  n ta có: TpnTp ee)p(E),p(E  Biến đổi Z phát triển:  Tpn e)p(EZz),z(E       0 nzTnE),z(E 1.1.2.2 Tín hiệu và lấy mẫu tín hiệu trong hệ điều khiển số (n-1) t n (n+1) e(t) Hình 1.11 : Hàm thời gian e(t) Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 25 1.1.2.2.1. Lấy mẫu tín hiệu Trong hệ điều khiển số luôn tồn tại hai loại tín hiệu là tín hiệu liên tục và tín hiệu rời rạc. Tín hiệu đưa vào máy tính là tín hiệu rời rạc, còn tín hiệu đưa vào đối tượng điều khiển và đối tượng đo lường là tín hiệu liên tục. Để tín hiệu đưa vào máy tính số ta phải biến đổi các tín hiệu đo lường vốn là liên tục thành tín hiệu rời rạc và nó được gọi là quá trình cắt mẫu tín hiệu. Xét một tín hiệu liên tục như hình vẽ (Hình 1.12): Ta giả thiết lấy mẫu tín hiệu ở những điểm cách đều nhau. Với cách lấy mẫu như thế thì hàm x(t) được mô tả bởi chuỗi các con số rời rạc x(0), x(T), x(2T), x(3T), …., x(nT). Nó mô tả các giá trị của hàm x(t) tại các thời điểm rời rạc về thời gian. Các giá trị của hàm tại các điểm khác như )T 5 2 (x …. chỉ có thể có được nhờ phương pháp nội suy. Trong thực tế các khâu điều khiển và đối tượng điều khiển thường là tương tự, vì vậy tín hiệu rời rạc sau khi lấy mẫu phải được xây dựng thành tín hiệu liên tục, trong suốt khoảng thời gian giữa hai lần lấy mẫu. Quá trình này được gọi là quá trình lưu giữ dữ liệu (Hold), có hai cách để lưu giữ dữ liệu đó là: lưu giữ bậc không và lưu giữ bậc một. 1.1.2.2.2. Các đặc tính lấy mẫu Một bộ lấy mẫu lý tưởng được mô tả như hình vẽ(H-21) sau: t x(t) t Hình 1.12. Tín hiệu liên tục x(nT) Hình 1.13.Tín hiệu rời rạc T 2T 3T …… nT T 2T 3T …… nT Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 26 Với bộ cắt mẫu lý tưởng trên sẽ tạo ra một chuỗi xung đơn vị rời rạc từ hàm liên tục. Giả thiết thời gian đáp ứng của bộ cắt mẫu nhỏ hơn nhiều thời gian giữa hai lần lấy mẫu liên tiếp (chu kỳ lấy mẫu), khi đó giá trị rời rạc x(nT) chính là các giá trị của hàm khi bộ cắt mẫu đóng. Để mô tả toán học quá trình lấy mẫu ta có thể coi bộ lấy mẫu như một công cụ thực hiện phép nhân tín hiệu x(t) với hàm lấy mẫu (t). Việc này tương đương như việc điều chế tín hiệu, trong đó sóng mang là hàm (t) và ta có x(nT) =x(t).(t). Hàm lấy mẫu tốt nhất là chuỗi xung đơn vị, chuỗi xung này có bề rộng vô cùng hẹp, biên độ vô cùng lớn (chính là đạo hàm của hàm 1(t) ) nó là các hàm (t), (t-T), (t-2T), …(t-nT) Trong thực tế các bộ lấy mẫu vẫn có một khoảng thời gian tác động nhất định, do đó hàm lấy mẫu thực tế có một diện tích xác định khác một (diện tích A). Ta chỉ có thể coi các hàm lấy mẫu có diện tích bằng một khi thời gian lấy mẫu nhỏ hơn nhiều hơn so với hằng số thời gian của hệ thống (thường gặp trong thực tế). Giả thiết hàm lấy mẫu được mô tả bởi chuỗi xung đơn vị: (t) =     n nT)δ(t Trong đó: (t-nT) =      nTtvíi nTtvíi0 sao cho   )nTt( dt =1 chính là đạo hàm của dt d 1(t-nT) Khi đó hàm x(t) được điều chế như sau:     n * )nTt()nT(x)t(x t (t-nT) 0 T 2T 3T …. nT Bé c¾t mÉu x(t) x(nT) x(t) x(nT) Hình1.14:Bộ cắt mẫu Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 27 Trong đó: x(nT) là giá trị của hàm tại thời điểm lấy mẫu. Vì hàm (t-nT) chỉ có giá trị xác định tại thời điểm nT, do đó có thể thay x(nT) = x(t). Mặt khác, x(t) xác định từ thời điểm t = 0. Từ đó ta có: * ( ) ( ) ( ) n x t x nt t nT     1.2. Tổng hợp hệ điều khiển số 1.2.1. Lý luận chung. Hệ điều khiển số được tổng hợp theo hai hước chủ yếu: trong miền tần số và trong không gian trạng thái. Tổng hợp trong miền tần số chủ yếu dựa vào mô tả động học của hệ tầng bằng các biến đổi Laplace và Fourier (còn gọi là phương pháp tổng hợp dùng kỹ thuật biến đổi). Hướng thứ hai là tổng hợp hệ điều khiển số trong không gian trạng thái. Phương pháp dùng kỹ thuật biến đổi có các phương pháp gián tiếp (phương pháp tương tự) và phương pháp trực tiếp. Ở phương pháp gián tiếp, một bộ điều khiển liên tục lý tưởng Gc(s) được tổng hợp sau đó một tổ hợp “CAD - bộ điều khiển gián đoạn -DAC” được chọn sao cho tương ứng với Gc(s) như ở hình 1.15. Phương pháp này được những người quen dùng điều khiển tương tự ưa chuộng vì chỉ cần biến đổi từ kỹ thuật tương tự sang số. Tuy nhiên việc gián đoạn hoá bộ phận điều khiển sẽ cho kết quả kém chính xác vì: 1. Tín hiện liên tục dạng bậc thang từ phần tử lưu giữ không thể tạo nên tín hiệu lý tưởng u*(t). 2. Tín hiệu lý tưởng ấy phụ thuộc liên tục vào y(t), còn bộ điều khiển số chỉ đo được y(t) ở thời điểm lấy mẫu. Tuy nhiên, nếu so với phổ của các tín hiệu đầu vào, đầu ra mà chọn tần số lượng tử hoá đủ lớn, có thể chọn được bộ phận điều khiển gián đoạn gần như Gc(s). Phương pháp chọn giản đơn nhất là theo: Gc(z) = Gc(s)|s = (z-1))/T Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 28 Một phương pháp chuẩn xác hơn: Gc(z) = Gc(s)s = 2(z-1))/T(z+1). Phương pháp thứ hai là phương pháp biến đổi đơn ứng (biến đổi kép, biế đổi Tustin) duy trì được điều kiện ổn định của hàm truyền: nếu Gc(s) ổn định thì Gc(z) cũng ổn định do phép biến đổi đã chuyển miền bên trong đường tròn đơn vị ở mặt phẳng z sang nửa mặt phẳng trái của s. Tuy nhiên điều đó không có nghĩa là nếu Gc(s) ổn định được quá trình thì bộ điều khiển gián đoạn “CAD - Gc(z) - DAC” cũng sẽ ổn định được quá trình. Do vậy sau khi chọn bộ phận điều khiển số cần đánh giá lại sai lệch và tính ổn định của hệ. Chú ý rằng phần tử lưu giữ bậc không tạo độ trễ trung bình là 2 T (như ở hình 1.16) cho nên bộ điều khiển Gc(s)e - sT/2 . Lương tử hoá có tần số lớn, khoảng 10 đến 20 lần tần số riêng của đối tượng. Ở phương pháp trực tiếp quá Gc(z) Khối điều khiển, số (theo thời gian gián đoạn) DAC phần tử lưu giữ ADC phần tử lấy mẫu G1(s) Quá trình liên tục Quá trình gián đoạn (đối với bộ điều khiển) Bộ điều chỉnh liên tục (đối với quá trình) Hình 1.15: Mối quan hệ quá trình gián đoạn và liên tục Hình 1.16 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 29 trình liên tục cùng với các phần tử lưu giữ và lấy mẫu được xem như một quá trình gián đoạn, tổng hợp trong miền z, cho phép khai thác tính năng mềm dẻo của máy tính mà phương pháp tương tự bị hạn chế. Tín hiệu liên tục ở đàu vào u(t) được xác định hoàn toàn bởi uk. Kết quả là y(t) = G1(s)u(t) và tín hiệu được lấy mẫu yk được xác định hoàn toàn bởi uk. Như vậy việc dùng bộ điều khiển gián đoạn để điều khiển một quá trình đã gián đoạn có đầu vào uk và đầu ra yk sẽ không cần đến sự xấp xỉ nào. Phương pháp trực tiếp cơ sở trên đáp ứng được xác định trước (áp đặt) đối với tín hiệu vào hay nhiễu nhất định, nhằm thoả mãn những yêu cầu đặt ra như độ chính xác, lượng quá điều chỉnh, thời gian quá độ hay những chỉ tiêu đặc trưng khác đối với hệ xung như ổn định vô tận, thời gian cực tiểu… Tuy nhiên cần chú ý rằng việc gián đoạn hoá sẽ làm mất khả năng quan sát được và điều khiển được đối tượng. Mặc dù điều này chỉ xảy ra khi T=       r n   (r là tần số riêng của đối tượng) và chỉ ở hệ đơn biến. Do đó cần chọn T< 2 iT để tránhtrường hợp ngươcng T=       r iTn 2 . Như vậy tần số lượng tử hoá lớn còn là để loại trừ mất khả năng quan sát được và điều khiển được. Nếu đã ổn định được quá trình gián đoạn (nghĩa là xk  0) thì bảo đảm được sự ổn định của quá trình liên tục (nghĩa là x(t) 0). 1.2.2. Điều kiện để tổng hợp đƣợc bộ điều khiển số trong hệ. Ở hình 1.17 có sơ đồ khối của hệ xung mà máy tính số thực hiện chức năng của hệ điều hành Gc*(s). Hệ kín có hàm truyền Wk*(s) = )(*)(*1 )()(* )(* )(* sGsG sGsG sX sY c c   với G*(s) là phần không thay đổi của hệ xung Hình 1.17 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 30 Bộ điều khiển được xác định bởi: G*(s) = )(*W1 )(*W )(* 1 k k s s sG  (*) Gc*(s) có thể thực hiện được nếu bậc của mẫu số lớn hơn hoặc bằng bậc của tử số; nói cách khác tín hiệu ra không vượt trước tín hiệu vào. Nếu Wk*(s) = wke -kỹ thuật + wk+1e -(k+1)T+… và sau khi chia từ cho mẫu số của hàm truyền G*(s) ta có: G*(s) = gne nT +gne -(n+1)T+…. Biểu thức (*) có dạng : Gc*(s) = ...)W1...)(( ...WW k )1( 1kk       kTnT n TkkT eeg ee =Ck - ne -(k-n)T + Ck-n+1e -(k-n+1)+…. Điều kiện thực hiện được là k  n để tín hiệu ra của bộ điều khiển không thể có được khi chưa có tín hiệu vào. Như vậy, bậc của hàm truyền hệ kín mong muốn Wk*(s) không thấp hơn bậc của thành phần không biến đổi G*(s) của hệ. 1.2.3. Chọn tần số lấy mẫu. Việc chọn tần số lượng tử hoá 0 (hay thời gian lấy mẫu T) rất quan trọng. Nếu 0 quá bé sẽ có hiện tượng méo tín hiệu, mất lượng thông tin, giảm chất lượng, thậm chí còn có thể mất ổn định. Nếu chọn 0 quá lớn (hay T quá bé) một mặt hệ có đáp ứng gần với hệ liên tục mong muốn, tổng hợp theo phương pháp biến đổi, mặt khác đòi hỏi tốc độ tính phải nhanh, giá thành sẽ cao, tuy rằng hạn chế về phương diện này ngày càng giảm nhẹ do công nghệ và máy tín ngày càng phát triển. Việc chọn đúng tần số lượng tử hoá vẫn còn mang tính chất “nghệ thuật” hơn là tính chất khoa học. 1. Việc chọn tần số lượng tử hoá hợp lý trước tiên dựa vào bản chất của quá trình. - Các phản ứng hoá học là quá trình chậm có thời gian điều khiển tính bằng giờ. - Các quá trình nhiệt, thời gian điều khiển tính bằng phút. - Các hệ điều khiển tàu thuỷ chẳng hạn tác động vào cần lái đòi hỏi nhiều giây để dẫn tàu đúng hướng. Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 31 - Các quá trình cơ học tác động nhanh (như người máy chẳng hạn) thời gian ấy tính đến phần trăm của giây. Trong trường hợp thứ nhất chu kỳ lượng tử hoá T không phải bị giới hạn bởi công suất và tốc độ tính của máy. Trong trường hợp cuối những hạn chế về kinh tế (giá thành của máy tính chất lượng cao) lại đặt ra. Ngoài ra còn phải tính đến những khó khăn khác: Khi T  0 các mô hình của quá trình trở nên thô thiển (F = I, G = 0) tất cả các nghiệm cực đều bằng 1. Do đó việc tính toán các bộ điều khiển số có khó khăn. Các phương trình truy hồi trở nên kém chính xác ở thời gian thực, các phương pháp xây dựng hệ “ổn định vô tận”, “thời gian cực tiểu” không còn ý nghĩa. Do đó việc xác định T (hay 0) hợp lý là cần thiết, tuy rằng các khó khăn trên đều có biện pháp để khắc phục . 2. Tần số lượng tử hoá 0 được chọn phải thoả mãn định lý Kachenhicov . Khi có tín hiệu liên tục đã gián đoạn hoá cần được phục hồi thì tần số lượng tử hoá ít nhất phải gấp đôi tần số lớn nhất của tín hiệu ấy 0. Đối với hệ điều khiển kín, tần số lượng tử hoá không bé hơn hai lần dải thông tần cần thiết 0 mà dung lượng phổ tín hiệu vào phụ thuộc vào 0 nên: 20  b  Đó là giới hạn thấp nhất có thế. Trong thực tế giới hạn này có thể quá thâp đối với đáp ứng thời gian chấp nhận được. Để đảm bảo độ chính xác cần thiết và tải của máy tính, thường được chọn: 4  200  b  Hay T được chọn khoảng 1/10 hằng số thời gian bé nhất của đối tượng. Ở quá trình quá độ, khi lượng đạt được trị số xác lập với thời gian đáp ứng tm của hệ cần có 2 đến 4 chu kỳ lượng tử hoá T. 3. Trong nhiều trường hợp, cần có độ trơn cao đối với hàm quá độ. Mức độ trơn tuỳ thuộc vào đối tượng cụ thể; đối với động cơ điện, chu kỳ gián đoạn có thể lớn hơn đối với cơ cấu thừa hành thủy lực. Đôi khi giữa phần tử lưu giữ (ZOH) và cơ cấu thừa hành thuỷ lực có bộ lọc hạ tầng. Mức độ trơn còn tuỳ thuộc vào phạm vi ứng dụng của hệ. Đối với con người, tác động có ảnh hưởng trực tiếp, đòi hỏi Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 32 mức độ trơn cao hơn so với các thiết bị điều khiển vệ tinh không có người. Ví dụ với hệ có tm=1sec (giải thông tần là 0,5Hz) cần chọn 0 từ 3 đến 20Hz để đáp ứng trơn và hạn chế lượng quá điều chỉnh. Do đó cần chọn: 6  400  d  Nhiễu tác động vào đối tượng rất đa dạng, từ nhiễu bậc thang đến ồn trắng (Whitenoise). Đối với tần số lượng tử hoá thì nhiễu ngẫu nhiên có tần số cao là có ảnh hưởng nhất. Một hệ liên tục chống nhiễu tốt là hệ có sai số đo nhiễu tạo nên là bé. Nếu dùng điều khiển số đối với hệ này thì chất lượng ấy sẽ giảm. Nếu tỷ số d 0 càng bé thì sự suy giảm chất lượng do lượng tử hoá lớn khi có nhiễu là ồn trắng tác động. Đối với hệ điều khiển có bộ quan sát thì tỷ số tối ưu d 0  20. Nếu chu kỳ lượng tử hoá lớn hơn thời gian đáp ứng của quá trình thì nhiễu sẽ tác động vào quá trình trước khi bộ điều khiển có tác động hiệu chỉnh. Do đó tần số lượng tử hoá được chọn trên cơ sở đánh giá động học của quá trình và nhiễu, động học của quá trình và khả năng của máy tính. Các bộ điều khiển trên thương trường với ít mạch vòng điều khiển có chu kỳ lượng tử hoá bé và cố định. 1.2.4. Thiết kế bộ điều khiển số theo phƣơng pháp liên tục. Phương pháp thông thường để thiết kế hệ điều khiển số là chọn bộ điều khiển Gc(s) cho hệ liên tục tương đương, rồi xấp xỉ hoá bộ điều khiển liên tục ấy với bộ lọc số cần tìm Gc(s) (hay Gc(z)). Có nhiều phương pháp để thực hiện. 1.2.4.1. Phƣơng pháp vi phân: Bộ điều khiển số được mô tả bằng phương trình lặp, rất gần với phương trình vi phân của bộ điều khiển tương tự. Ví dụ bộ điều khiển PID có hàm truyền và phương trình vi phân tương ứng.  c p i d t p i d 0 1 U(s) G (s)=k +k +k s= s E s de u(t)=k e(t)+k e(t)dt+k dt         (1-7) Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 33 Hình 1.19 Hình 1.20 Có ba phương pháp xấp xỉ hoá tín hiệu liên tục e(t) thành tín hiệu gián đoạn e(kT). 1. Xấp xỉ sai phân hữu hạn bậc một đối với tích phân. a) Luật chữ nhật theo tích phân tiến Diện tích dưới đường cong e(t) được xấp xỉ bằng diện tích chữ nhật như ở hình 1.18. Tích phân của e(t) tại t=kT được xấp xỉ bởi: u(kT) = u[(k-1)T] + Te(kT) (1-8) Nếu lấy biến đổi z cho cả hai vế, hàm truyền của khâu tích phần gián đoạn là: Gi(z)  ki 1)( )(   z Tz k zE zU i (1-9) b) Luật chữ nhật theo tích phân lùi Như ở hình 1.19 tích phân của e(t) tại t = Kt được xấp xỉ bởi: u(kT) = u[(k-1)T]+Te[(k-1)T (1-10) và hàm truyền của khâu tích phân gián đoạn là: Gi(z)  ki   1 )(   z T k zE zU i (1-11) c) Luật hình thang theo tích phân giữa Diện tích dưới đường cong được xấp xỉ bằng hình thang như ở hình 1.20. u(kT) = u[(k-1)T] + 2 T {e(kT)+e[(k-1)T]} (1-12) Hàm truyền của khâu tích phân gián đoạn là: Gi(z) ki   1 1 2 )(    z zT k zE zU i (1-13) 2. Xấp xỉ sai phân hữu hạn bậc một đối với đạo hàm: Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 34 Đạo hàm của e(t) tại t=kT có thể được xấp xỉ theo sai phân lùi bằng cách xác định e(t) ở thời điểm t=kT và (k-1)T:  ))1()((1)( TkekTe Tdt tde kTt  (1-14) Lấy biến đổi z cho cả hai vế ta có: u(z) = )( 1 )()1( 1 1 zE Tz z zEz T    Phương pháp xấp xỉ nói trên tương ứng với: Z = e tS  1+Ts và s  T z 1 Tổng hợp thành phần tỷ lệ, tích phân và vi phân ta có bộ điều khiển PID với hàm truyền theo: a) Luật chữ nhật tích phân tiến: Gc(z) = )1( 22               zz T k z T k kzTk T kd k ddpip b) Luật chữ nhật tích phân lùi Gc(z) = )1( 22               zz T k z T k kTkz T kd k ddpip c) Luật tích phân hình thang : Gc(z) = )1( 2 22 2               zz T k z T k k Tk z T kTk k ddp d p Sơ đồ khối để thực hiện bộ điều khiển PID gián đoạn như ở hình 1.21. 1.2.4.2. Bộ điều khiển số đƣợc xác định theo hàm truyền đạt Vì z = e Ts nên hàm truyền đạt của bộ điều khiển số về nguyên tắc có thể được xác định bằng cách thay thế s = T 1 ln(z). Tuy nhiên biểu thức xác định Gc(z) là siêu việt . Để tổng hợp bộ điều khiển có thể dùng phương pháp khai triển ln(z) và chỉ giữ lại thành phần thứ nhất hoặc chỉ áp dụng biểu thức z=eTs ở nghiệm không của Gc(s). 1. Biến đổi tuyến tính kép: Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 35 Hình 1.21 Khai triển ln(z) dưới dạng Ln(z) = 2        ... 3 3v v |v| = 1 1 1 1 1      z z Và biểu thức s = T 1 ln(z) bây giờ có dạng s  -1 -1 2 1-z 2 z-1 . = . = T T z+11+z w(z) (1.15) w là đại lượng xấp xỉ của s. Phương pháp xấp xỉ này (phương pháp Tustin) tương ứng với phương pháp tích phân giữa - luật tích phân hình thang. u(kT) = (k-1)T kT 0 (k-1)T e(t)dt+ e(t)dt  (1.16) từ đó: u(kT) = u[(k-1]+T  e (k-1)T +e(kT) 2 (1.17) Biến đổi z của phương trình sai phân trên là:             1z 1z . 2 T 1 z1 . 2 T E(z) u(z) E(z) 1)+1-(z + 1u(z)-z = u(z) 1 1- z (1.18) Biểu thức (1-13) và (1.18) chỉ khác nhau ở hệ số ki mà bộ điều khiển tích phân đã được cho trước. 2. Phương pháp tương nghịch nghiệm cực và nghiệm không Như đã biết, nghiệm cực và nghiệm không sj của Gc(s) ánh xạ vào nghiệm cực và nghiệm không của Gc(z) tương ứng với zj = e sjT , còn hệ số khuyếch đại của Gc(z) thì thoả mãn điều kiện. Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 36 Hình 1.22 G0(z)|z=1 = Gc(s)|a=0 (1.19) Nếu Gc(s) có nhiều nghiệm không khí   thì Gc(s)  0. Điều ấy tương ứng với Gc*(s) = 0 ở dải tần thứ nhất        2 , 2 00  và G0(z) = 0 với z = 1. Vì vậy, để bậc của tử số và mẫu số như nhau, cần thâm nhân tử (z+1) ở (z+1)q-p mà q và p là bậc của mẫu số và tử số của Gc(s). 1.2.4.3. Phƣơng pháp dùng biến đổi z Ở phương pháp này, Gc(z) được xác định theo biến đổi z đối với Gc(s) sao cho hàm trọng lượng hay hàm quá độ của chúng như nhau. Ở đây phần tử lưu giữ (ZOH) chỉ tạo nên dạng bậc thang của hàm trọng lượng hay hàm quá độ, xấp xỉ với hàm liên tục tương ứng. Hệ kín sẽ cho chất lượng xấp xỉ kém. Ví dụ với hàm trọng lượng Gc(z) = cz{Gc(s)} hằng số c được xác định theo điều kiện (1.19). Đáp ứng tần số của bộ lọc số và tương tự khác nhau ở tần số cao nên phương pháp này chỉ dùng cho các bộ điều khiển có đáp ứng tắt nhanh ở tần số cao với thời gian lấy mẫu T bé để phổ ần chồng lên nhau. Hình 1.22 có đáp ứng tần của bộ lọc bậc hai nhằm so sánh các phương pháp xấp xỉ khác nhau nói trên. Chu kỳ lượng tử Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 37 hoá T=1s là nhỏ so với chu kỳ riêng của bộ lọc T0=2  . Phương pháp xấp xỉ theo chư nhật về biên độ và pha đều khác xa với đáp ứng tương tự làm chuẩn. Hệ số khuếch đại tĩnh không còn như trước sau khi dùng biến đổi z ở đáp ứng hàm trọng lượng. Biến đổi z với cả phần tử lưu giữ (đáp ứng hàm quá độ) cho đáp ứng tốt về biên độ nhưng không tốt về pha do độ trễ T/2. Biến đổi tuyến tính kép biến dạng được áp đặt cùng biên độ ở tần số riêng 1rad / secr  cho kết quả chấp nhận được về biên độ cũng như pha, nhưng ở tần số giới hạn π T biên độ bằng không. Phương pháp tương thích nghiệm không và nghiệm cực có biên độ thấp hơn đáp ứng tương tự. Kết quả so sánh này giải thích vì sao biến đổi tuyến tính kép thường được dùng ở các bộ lọc số. 1.2.4.4. Tổng hợp bộ điều khiển có tính phần tử lƣu giữ (ZOH) Ở các phương pháp đã nêu trên, phần tử lưu giữ không được tính đến khi xác định Gc(z).Phần tử lưu giữ có thể thay thế bởi Gca(s) = e -Ts/2 vì tín hiệu ở đầu ra của nó chậm sau một thời gian T 2 hoặc bởi Gob(s) = T Ts 1+ 2 suy ra từ Gob(s) = -Ts1-e s và e -Ts = Ts 1- 2 Ts 1+ 2 . Việc chọn bộ điều khiển tương tự để đặt trước G0a(s) G1(s) hay Gob(s), G1(s) được thực hiện như ở hệ liên tục. Tuy nhiên cần biết trước chu kỳ lượng tử hoá T. Một phương pháp khác được thực hiện theo các bước sau: * Tính phần không biến đổi của hệ :G(z) = (1-z-1) z 1G (s) s       * Dùng biến đổi tuyến tính kép bằng cách thay z bởi wT-2 wT2  để có G(w). * Vẽ đường cong Bode L(*) và (*) . * Chọn khâu hiệu chỉnh dạng Gc(w) = k a w a w   chẳng hạn, thoả mãn điều kiện ổn định và độ chính xác. Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 38 * Gián đoạn hoá khâu hiệu chỉnh Gc(w) để có Gc(z) 1.2.5. Thiết kế bộ điều khiển số theo phƣơng pháp trực tiếp. Như đã nêu, phương pháp gián tiếp không khai thác hết khả năng linh hoạt của máy tính trong điều khiển số. Ví dụ các nghiệm không và nghiệm cực của thiết bị bù đều nằm trên phần âm của trục thực ở mặt phẳng s. Các nghiệm ấy tương ứng với phần dương của trục thực trên mặt phẳng z. Thế nhưng các bộ điều khiển số cho phép có nghiệm cực và nghiệm không ở cả phần âm và phần dương của trục thực trên mặt phẳng z nên điều kiện hạn ché được mở rộng hơn. Điều khiển số còn cho phép tổng hợp các bộ điều khiển có hàm truyền hệ kín mong muốn. 1.2.5.1. Phƣơng pháp quỹ đạo nghiệm số trên mặt phẳng z. Ở đây chỉ nêu những điểm chính. Hàm truyền của hệ gián đoạn kín được xác định bởi: Wk(z) = )()(1 )()( 0 0 zGzG zGzG  với: G(z) = (1-z-1)z       s sG )(1 Phương trình đặc trưng : 1+Gc(z)G(z) = 0 Phương pháp quỹ đạo nghiệm số thường dùng để xác định thông số K ở cơ cấu điều khiển nên có thể viết phương trình đặc trưng dưới dạng: 1+K r i i=1 n j j=1 (z-z ) (z-p )   = 0 Mà pj và zi là nghiệm cực và nghiệm không của hệ xung hở. Từ đó: - K = n j j=1 r i=1 (z-p ) (z-pi)   Quỹ đạo nghiệm số của hệ gián đoạn được xây dựng theo những quy tắc tương tự như ở hệ liên tục. Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 39 Hình 1.23 Hình 1.24 Hình 1.25 1. Quỹ đạo nghiệm số đối xứng với trục thực và gồm có n nhánh xuất phát từ n nghiệm cực của phương trình đặc trưng khi K = 0; trong số đó r nhánh kết thúc ở r nghiệm không và n - r nhánh đi về vô tận khi K = . 2. Quỹ đạo tiệm cận khi K   (n - r) tia đối xứng tạo với trục hoành một góc π n-r . Để ổn định hệ thống, có thể dùng cơ cấu bù dạng: Gc(z) = K’ z-a z-b ; 0  b < a < 1 vậy K.Gc(z)G(z) = K 2 2 (z-a)(z+1) T ;K=K' (z-b)(z-1) 2 Bây giờ quỹ đạo nghiệm số sẽ có ba nhánh vì hệ có ba nghiệm cực p1 = p2 =1; p3 = b. Một nhánh đến nghiệm không z1 = -1, nhánh thứ hai đến z2 = a và nhánh thứ hai tiến đến - . Có thể có hai trường hợp: 1. Cả ba nghiệm đều thực nằm đồng thời trên hai đoạn thẳng của quỹ đạo [b, a] và [-1, -], trong trường hợp ấy hai nghiệm bé hơn -1 trên đoạn [-1, -] và hệ sẽ không ổn định. 2. Khả năng để hệ ổn định là chỉ một nghiệm thực duy nhất nằm giữa a và b, hai nghiệm khác là nghiệm phức có môđun nhỏ hơn 1, nằm trong đường tròn đơn vị. Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 40 1.2.5.2. Bù ảnh hƣởng của khâu trễ . Nếu thành phần không biến đổi của hệ có trễ, trong trường hợp thời gian trễ là bội số của thời gian lấy mẫu.  = n0T; (n0 = 1, 2, 3, …_ G(z) = G1(z) z -n0 Ở hình 1.23 trường hợp a) khâu trễ nằm trong mạch vòng sẽ làm ảnh hưởng đến tính ổn định của hệ. Ở hình 1.24 trường hợp b) khâu trễ nằm ngòi mạch vòng và sẽ không ảnh hưởng đến hệ. yêu cầu đặt ra là tìm cơ cấu điều khiển Gc(z) sao cho ảnh hưởng của khâu trễ không còn nữa, nghĩa là ta có thể đẳng trị hai sơ khối ở hình 1.24 và 1.25. 0 1 1 0 1 0 1 )(1 )( )()(1 )()( n n c n c z zG zG zzGzG zzGzG       Từ đó )(1 1 )()(1 )( 1 0 1 zGzzGzG zG n c c     Hay Gc(z) + Gc(z)G1(z) = 1 + Cc(z) G1(z) z -n0 Gc(z) [1 + G1(z) (1-z -n0 )] = 1 Cuồi cùng ta xác định được: Gc(z) = )1)((1 1 0n c zzG  Sơ đồ thực hiện cơ cấu điều khiển số như ở hình 1.24. Như vậy việc dùng cơ cấu điều khiển số như trên tương ứng với việc đưa phần tử trễ ra ngoài mạch hồi tiếp. Thật vậy vì: WK(z) = 0 1 1 1 1 )(1 )( )()(1 )()( n c c z zG zG zGzG zGzG     Khi có trễ, hệ số khuyếch đại của hệ có thể lớn hơn so với hệ không có phần tử trễ nên nhiều khi không cần bù toàn bộ thời gian trễ mà chỉ cần một phần của nó. 1.2.5.3. Hệ ổn định vô tận. Hàm truyền của hệ xung kín có dạng Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 41 Hình 1.26. Cấu trúc cơ bản của điều chỉnh tốc độ quay WK(z) = c c G (z)G(z) 1+G (z)G(z) với E(z) = X(z) - Y(z) = X(z)[1-WK(z)] Từ đó bộ điều khiển được xác định bởi: Gc(z) = )(W1 )(W . )( 1 K K z z zG  Việc chọn Gc(z) để đạt chất lượng mong muốn gặp phải những điều kiện hạn chế: 1. Điều kiện thực hiện được đòi hỏi bậc của hệ kín lớn hơn hoặc bằng bậc của phàn liên tục quy đổi (kn): 2. Sai lệch ở trạng thái xác lập, theo (4-58b) và theo định lý tới hạn 3. Ổn định vô tận đạt được khi sai lệch ở trạng thái xác lập của các trị rời rạc bằng không, kể cả một thời điểm hữu hạn. 1.2.6. Dùng matlab để tổng hợp hệ điều khiển số - Tổng hợp theo đặc tính tần Bode - Tổng hợp theo quỹ đạo nghiệm số 1.3. Điều khiển số trong điều khiển chuyển động. 1.3.1. Một số cấu trúc điều chỉnh đƣợc sử dụng. 1-Khâu ĐC 2-Điều khiển mômen 3-Động cơ 4-Khâu đo Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 42 Hàm truyền đặc trưng của vòng điều chỉnh vị trí: Giả thiết giá trị đặt có dạng hàm dốc tuyến tính: Góc ra có dạng: Độ dư sai lệch góc: Hình 1.27. Cấu trúc tối giản phục vụ thiết kế xấp xỉ liên tục Hình 1.28. Cấu trúc cơ bản điều chỉnh góc Hình 1.29. Cấu trúc cơ bản điều chỉnh góc tối giản Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 43 Hình 1.30. Cấu trúc điều chỉnh bù sai số giá trị đặt Hình1.31. Cấu trúc điều chỉnh bù nhiễu Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 44 Hình1.32. Cấu trúc điều chỉnh bù ngược Hình 1.33. Cấu trúc điều chỉnh bù xuôi bằng phương pháp mô hình chuẩn Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 45 Hình1.34. Các giai đoạn của một quá trình chuyển động Hình 1.35. Cấu trúc điều khiển tổng quát của một nhánh truyền động Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 46 Hình 1.36.Các luật thông dụng nhằm điều khiển chính xác chuyển động Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 47 1.3.2. Thiết kế và mô phỏng hệ thống bằng máy tính. Hình trên giới thiệu ví dụ khi sử dụng môi trường thiết kế trên nền MATLAB & Hình 1.37. Trình tự thiết kế và mô phỏng hệ thống bằng máy tính Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 48 Simulink với phần cứng có vi xử lý tín hiệu (Digital Signal Processor: DSP) của tập đoàn Texas Instruments. Sơ đồ chỉ ra rõ ràng: kết hợp với MATLAB và các Toolbox, ta có thể tiến hành các bước: Bƣớc 1: Xác định hàm truyền của đối tượng, thiết kế bộ điều chỉnh bằng lý thuyết. Bƣớc 2: Mô phỏng Offline để bước đầu xác định tham số của thuật toán ĐC. Bƣớc 3: Bổ xung thêm các khối xuất/nhập dữ liệu (ví dụ:các khối ADC hoặc DAC) vào sơ đồ cấu trúc vòng ĐC. Bƣớc 4: Sử dụng C-compiler tạo mã C để nạp xuống card hardware, cài xen với hệ thống phần mềm điều khiển theo ngắt. Xu hướng phát triển của ngành tự động hoá là người ta tận dụng triệt để những thành tựu khoa học kỹ thuật mới nhất. Trong đó có kỹ thuật điều khiển số, do có nhiều ưu điểm hơn hẳn kỹ thuật tương tự và có khả năng linh hoạt cao nên điều khiển số được ứng dụng ngày càng nhiều, đặc biệt là trong điều khiển chuyển động. - Ứng dụng kỹ thuật điều khiển số trong các hệ điều khiển chuyển động mang lại nhiều tính năng vượt trội so với kỹ thuật điều khiển chuyển động truyền thống như: linh hoạt trong việc thay đổi thông số bộ điều chỉnh khi yêu cầu công nghệ thay đổi, thay đổi các phương pháp điều khiển tiên tiến; tăng khả năng chống nhiễu. Tuy nhiên để thực hiện một bộ điều chỉnh số lại mất nhiều thời gian và gặp nhiều khó khăn. - Để ứng dụng kỹ thuật điều khiển số vào các hệ điều khiển chuyển động, hiện nay chủ yếu người ta sử dụng các hệ vi xử lý tín hiệu số (DSP), các máy tính số. - Trong công nghiệp các hệ điều khiển chuyển động số ứng dụng các máy tính, các Card điều khiển chuyên dụng có tích hợp hệ vi xử lý tín hiệu số(DSP). - Trong nghiên cứu, đặc biệt trong các trường đại học kỹ thuật việc nghiên cứu các hệ điều khiển số thường được thực hiện trên các Card điều khiển số đa năng như: DS 1102, DS 1104, DS 1103, DS 1105… Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 49 CHƢƠNG 2. GIỚI THIỆU CARD DSP DS1104 2.1. Giới thiệu chung Để thực hiện được các thuật toán phức tạp trong các hệ thống sản xuất hiện đại, linh hoạt, các nhà sản xuất phải tự động hoá quá trình thiết kế, rút ngắn thời gian thử nghiệm, nhanh chóng đưa thiết bị vào sản xuất và đảm bảo tối ưu chất lượng sản phẩm. Điều này chỉ có được với sự trợ giúp của máy tính, qua các bước sau: - Trong giai đoạn phân tích: Mô phỏng thường được sử dụng để phân tích đối tượng, phục vụ cho việc thiết kế hệ thống. Cho phép giảm chi phí trong quá trình nghiên cứu khi chuẩn bị cho một sản phẩm mới. Đặc điểm của mô phỏng là máy tính cần có đủ thời gian cần thiết để tính toán tiến trình của hệ thống. Với mô hình đơn giản, kết quả tính toán nhanh và mô hình mô phỏng phản ánh được đặc điểm động học của đối tượng. Tuy nhiên, với mô hình phức tạp thì việc tính toán mất nhiều thời gian hơn. - Sau khi đã qua giai đoạn phân tích: Kiểm tra bộ điều chỉnh thiết kế để tìm ra thông số tối ưu trước khi đem đi sản xuất mạch cứng. Vì vậy, cần phải nối đối tượng thực với bộ điều chỉnh được mô phỏng bằng thời gian thực. Đặc điểm chính của mô phỏng thời gian thực là quá trình mô phỏng phải diễn ra nhanh như hệ thống thực đang chạy, do đó nó cho phép ta kết hợp mô phỏng và đối tượng thực. - Khi bộ điều khiển đã được mô phỏng: Để có thể điều khiển được đối tượng thực, ta bắt đầu sản xuất bộ điều chỉnh thực. Bước thử nghiệm cuối cùng, ta nối bộ điều chỉnh thực với mô hình của đối tượng (được mô phỏng bằng thời gian thực) để đảm bảo chắc chắn rằng bộ điều chỉnh không còn lỗi có thể dẫn đến phá hỏng đối tượng thực, kỹ thuật này được gọi là mô phỏng có phần cứng trong mạch vòng. Trong cả hai công đoạn trên thì mô phỏng thời gian thực là rất cần thiết. Tốc độ tính toán yêu cầu cho mô phỏng thời gian thực phụ thuộc vào đặc điểm của mô Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 50 hình được mô phỏng. Với những mô hình phức tạp, số lượng phép tính lớn thì thời gian mô phỏng là vấn đề cần được quan tâm. DS1104 là Card điều khiển số do hãng dSPACE của Đức sản xuất dựa trên bộ xử lý tín hiệu số DSP (Digital Signal Processor) dấu phẩy động (floating-point) thế hệ thứ ba, họ TMS320Cxx của hãng Texas Instruments (Mỹ). DS1104 được thiết kế đặc biệt để phát triển các bộ điều khiển số đa biến tốc độ cao và mô phỏng thời gian thực. Nó thường được dùng trong các lĩnh vực sau: - Robot. - Các cơ cấu chấp hành bằng điện và thuỷ lực. - Điều khiển servo các truyền động ổ đĩa (disk drive). - Điều khiển truyền động điện. - Điều khiển các phương tiện cơ giới. - Điều khiển trấn động tích cực. - Trong các máy CNC,… và nó cũng rất thích hợp cho các tác vụ có liên quan đến xử lý tín hiệu số nói chung. Hạt nhân của DS1104 là bộ xử lý tín hiệu số dấu phẩy động (floating-point) thế hệ thứ ba TMS320F240 của hãng Texas Instruments. Bộ xử lý tín hiệu số được Hình 2.1- Card DS1104 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 51 bổ sung thêm một loạt thiết bị ngoại vi thường được sử dụng trong các hệ thống điều khiển số. Các bộ biến đổi tương tự-số và số-tương tự, một bộ xử lý tín hiệu số dựa trên các hệ con vào ra số và các giao diện cảm biến so lệch (incremental sensor) làm cho DS1104 trở thành một giải pháp bo mạch đơn lý tưởng cho một dải rộng các bài toán điều khiển số. DS1104 là Card được thiết kế theo chuẩn PC/AT, do đó nó có thể cắm vào máy tính qua cổng mở rộng ISA. Nó cũng có thể gắn vào hộp mở rộng dSPACE giao tiếp với máy tính. Hình 2.1 là hình dáng bên ngoài của DS1104. 2.2. Cấu trúc phần cứng của DS1104 2.2.1. Cấu trúc tổng quan DS1104 được xây dựng trên cơ sở vi xử lý tín hiệu số TMS320F240 của hãng Texas Instruments. ON-CHIP MEMORY (WORDS) Nguồn nuôi (V) Chu kì (ns) Số chân RAM FLASH EEPROM DATA DATA/PROG PROG 288 256 16K 5 20 PQ 132–P Ngoài ra, nó còn có hệ con ngoại vi khác phục vụ cho các ứng dụng xử lý tín hiệu số, giao tiếp với máy tính và bên ngoài,… Bộ xử lý chính:  MPC8240, PowerPC 603e core, 250 MHz  32 kByte internal cache Timer:  Một bộ Timer ước lượng lấy mẫu, bộ đếm lùi 32 bit  Bốn bộ Timer đa mục đích, 32 bit  Độ phân dải 64 bit để đo thời gian Bảng 2.1. Dung lượng các bộ nhớ của DS1104 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 52 Bộ nhớ:  32 Mbyte RAM DRAM (SDRAM)  8 Mbyte bộ nhớ Flash cho các ứng dụng Các ngắt điều khiển:  Các ngắt bởi timer, giao tiếp nối tiếp, DSP tớ, incremental encoder, ADC, PC chủ, 4 đầu vào từ bên ngoài.  Ngắt đồng bộ PWM Đầu vào tương tự:  4 kênh ADC, 16 bit, đa thành phần  Dải điện áp đầu vào  10V  Thời gian lấy mẫu 2us  Hệ số tín hiệu/ nhiễu >80 dB  4 kênh ADC , 12 bit  Dải điện áp  10V  Thời gian lấy mẫu 800ns  Hệ số tín hiệu/ nhiễu >65 dB Đầu ra tương tự:  8 kênh DAC, 16 bit, thời gian ổn định max 10us  Dải điện áp ra  10V Incremental Encoder:  2 đầu vào số, TTL hoặc RS422  Kênh encoder có độ phân dải 24 bit  Tần số xung max đầu vào là 1.65MHz. gấp 4 lần xung đếm tới 6.6MHz  Nguồn sensor 5V/0.5A Vào/ra số:  Vào/ra số 20 bit  Dòng ra 5mA Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 53 Giao tiếp:  RS232, RS485 và RS422 Hệ con DSP tớ:  Texas Instruments’ DSP TMS320F240  4 kWord of dual-port RAM  3 pha đầu ra PWM, 4 đầu ra đơn PWM  14 bit vào/ra số Đặc điểm vật lý:  Nguồn nuôi 5 V, 2.5 A / -12 V, 0.2 A /12 V, 0.3 A  Yêu cầu cần có khe PCI 32 bit 2.2.2. Ghép nối với máy chủ (Host Interface): DS1104 ghép nối với máy chủ qua một khối gồm 4 cổng vào/ra (I/O port) 16- bit và 3 cổng vào/ra 8-bit. Giao diện vào/ra được sử dụng để thực hiện việc cài đặt Hình 2.2. Sơ đồ khối của DS1104 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 54 cho bo mạch, tải chương trình xuống và truyền dữ liệu thời gian thực. Việc cài đặt bộ điều khiển bus kiểm tra và truyền dữ liệu cũng được thực hiện với giao diện vào/ra. Để đồng bộ hoá sự thực thi của DSP và các chương trình của máy chủ DS1104 sử dụng một cổng ngắt hai chiều để cho phép máy chủ có thể ngắt DSP và ngược lại. Giao diện vào/ra giữa máy chủ và DS1104 bao gồm một khối với 7 cổng vào/ra liên tiếp. Để chọn các địa chỉ cơ sở của khối này trong dải địa chỉ vào ra 64K của PC/AT (máy chủ), DS1104 sử dụng các chuyển mạch DIP (Dual In-line Package – vỏ hai hàng chân) gắn trên bo mạch. Giao diện với máy chủ của DS1104 chứa những thanh ghi có độ dài khác nhau (8 hoặc 16 bit). Khi truy cập vào một thanh ghi cụ thể thì phải sử dụng lệnh vào/ra tương ứng, chẳng hạn như muốn truy cập vào thanh ghi 8-bit thì phải sử dụng lệnh vào/ra 8-bit, còn muốn truy cập vào thanh ghi 16-bit thì phải dùng lệnh vào/ ra 16 bit. Nếu sử dụng các lệnh vào/ra 8-bit cho một thanh ghi rộng 16-bit thì kết quả sẽ bị lỗi. Nếu sử dụng ngôn ngữ cấp cao để lập trình cho các thanh ghi giao diện với máy chủ thì cần phải đảm bảo rằng chương trình dịch Compiler tạo ra các dòng lệnh chính xác. Một số thanh ghi giao diện với máy chủ phải được truy cập theo một thứ tự đặc biệt. Để ghi hoặc đọc bộ nhớ của DSP thì một trình tự đặc biệt là bắt buộc. a. Thanh ghi dữ liệu (Data Register): Địa chỉ Offset: 00H và 02H Thanh ghi dữ liệu là một thanh ghi đọc/ghi rộng 32 bit được sử dụng để truy cập vào các bộ nhớ off-chip (bên ngoài chip) của DSP. Các hoạt động ghi và đọc trên thanh ghi dữ liệu luôn được thực hiện tại vị trí bộ nhớ hiện đang được chọn bởi các thanh ghi địa chỉ LAR (Lower Address Register) và UAR (Upper Address Register). Vì máy chủ tại một thời điểm chỉ có thể truy cập 16 bit nên thanh ghi dữ liệu 32-bit được chia thành hai thanh ghi 16-bit: thanh ghi dữ liệu thấp hơn LDR (Lower Data Register) và thanh ghi dữ liệu cao hơn UDR (Upper Data Register). Để chuyển một từ dữ liệu 32-bit giữa bộ nhớ của máy chủ và của DSP cần có hai Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 55 phép ghi hoặc đọc liên tiếp. Đầu tiên, 16 bit thấp hơn được truy cập bằng cách sử dụng LDR. Sau đó, 16 bit cao hơn được truy cập thông qua UDR. Mạch chuyển đổi độ rộng bus trên bo mạch (on-board) lưu trữ tạm thời giá trị 32-bit và thực hiện chỉ một truy cập 32-bit đơn vào bộ nhớ của DSP. Để mạch chuyển đổi độ rộng bus hoạt động chính xác thì thứ tự truy cập LDR-UDR như được mô tả ở trên là bắt buộc. Nội dung của các thanh ghi LAR và UAR phải không đổi trong một truy cập 32-bit. Vì các thiết bị ngoại vi trên bo mạch của DS1104 được sắp xếp trong bộ nhớ của DSP nên thanh ghi dữ liệu cũng có thể dùng để truy cập vào các thiết bị này. Thanh ghi dữ liệu có thể được truy cập thậm chí cả khi DSP dang chạy cho phép chuyển dữ liệu chạy thực giữa máy chủ và DSP. b. Thanh ghi địa chỉ (Address Register): Địa chỉ Offset: 04H và 06H Thanh ghi địa chỉ là một thanh ghi ghi/đọc có độ rộng 19-bit được sử dụng để chọn vị trí của bộ nhớ chương trình của DSP. Vị trí bộ nhớ mà thanh ghi địa chỉ đang trỏ tới có thể được ghi và đọc thông qua thanh ghi dữ liệu. Thanh ghi địa chỉ được xây dựng bằng hai thanh ghi, thanh ghi 16-bit chứa 16 bit địa chỉ thấp A0A15 (LAR) và một thanh ghi 3-bit chứa các bit địa chỉ cao A16A18 (UAR). Thanh ghi địa chỉ có một chế độ tự động tăng/giảm cho phép chuyển khối giữa bộ nhớ của máy chủ và của DSP. Muốn cho phép chế độ này thì bit AUTOEN trong thanh ghi cài đặt (Setup Register) phải được đặt lên 1. Sau đó bit UPDOWN sẽ chọn chiều đếm. Nếu chế độ tự động tăng/giảm được cho phép thì nội dung của thanh ghi địa chỉ sẽ được tự động tăng/giảm sau khi hoàn tất một phép ghi hoặc đọc thanh ghi dữ liệu 32-bit. Điều này cho phép truy cập liên tiếp các khối của bộ nhớ DSP mà không cần thay đổi thanh ghi địa chỉ cho mỗi lần chuyển. Để truy cập thanh ghi địa chỉ thấp LAR cần có một chỉ lệnh vào/ra máy chủ 16-bit, còn để truy cập vào thanh ghi địa chỉ cao UAR cần phải sử dụng một chỉ lệnh vào/ra máy chủ 8-bit. Để truy cập lần sau vào cùng một vị trí bộ nhớ thanh ghi địa chỉ chỉ cần được ghi một lần. Chế độ tự động tăng/giảm phải được loại bỏ (disable) cho những ứng dụng kiểu này. Năm bit cao của UAR không xác định khi đọc và có giá trị 0 khi ghi. Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 56 c. Thanh ghi trạng thái (Status Register): Địa chỉ Offset: 07H Thanh ghi trạng thái (STS) là một thanh ghi chỉ đọc 8-bit cung cấp thông tin về trạng thái của DS1104. Nó cho phép máy chủ đọc nhiều đường điều khiển của DSP, bộ điều khiển kiểm tra bus (TBC - Test Bus Controller) và một phần của thanh ghi cài đặt. STS: Bit Tên Chức năng 0 RESET14 Trạng thái tái lập (reset) Slave-DSP. RESET14=1 biểu thị Slave- DSP bị thiết lập lại, RESET14=0 biểu thị Slave-DSP đang chạy. 1 TBCINT Trạng thái ngắt TBC. TBCINT=1, một ngắt TBC tới máy chủ hoạt động. TBCINT=0, máy chủ đã hoàn tất dịch vụ ngắt. 2 RSTDSP Trạng thái tái lập TMS320C31. RSTDSP=1, DSP đã được reset. RSTDSP=0, DSP đang chạy. 3 TBCRST Đường reset TBC. TBCRST=1, TBC đã được reset. TBCRST=0, TBC đang chạy. 4 TBCRDY Đường sẵn sàng của TBC. TBCRST=0 khi TBC đang thực thi một lệnh. TBCRST=1 khi TBC đã kết thúc một lệnh. 5 DSPRDY14 Cờ sẵn sàng truyền thông Slave-DSP. DSPRDY14=1, Slave-DSP đã kết thúc việc thi hành lệnh. DSPRDY14=0, TMS320C31 đã ghi một lệnh và Slave-DSP chưa kết thúc việc thi hành lệnh 6 AUTOEN AUTOEN =1, Cho phép chế độ tự động tăng/giảm. AUTOEN =0, loại bỏ chế độ tự động tăng/giảm. 7 UPDOWN Chọn chế độ tăng/giảm. Chế độ tăng nếu UPDOWN=1. Chế độ giảm nếu UPDOWN=0. Bảng 2.2. Mô tả thanh ghi trạng thái d. Thanh ghi cài đặt (Setup Register): Địa chỉ Offset: 07H UPDOWN AUTOEN DSPRDY14 TBCRDY TBCRST RSTDSP TBCINT RESET14 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 57 Thanh ghi cài đặt (STP) là một thanh ghi chỉ ghi 8-bit dùng để điều khiển rất nhiều chế độ hoạt động và trạng thái của các tín hiệu điều khiển của DS1104, chẳng hạn trạng thái khởi động lại của DSP, Slave-DSP, TBC, các yêu cầu ngắt từ máy chủ tới DSP và chế độ tự động tăng/ giảm của thanh ghi địa chỉ. STP: Bit Tên Chức năng 0 RESET14 Trạng thái reset Slave-DSP. Ghi 1 để reset Slave-DSP. Ghi 0 sẽ khởi động lại (restart) Slave-DSP. RESET14 phải giữ mức logic cao ít nhất 2ms. Khi khởi động Slave-DSP bị reset. 1 RSTDAC Reset DAC. Ghi 1 sẽ đặt DAC trong chế độ reset. Điện áp ra được đặt xuống 0 và thanh ghi chế độ DA được đặt chế độ khuếch đại đồng nhất một cực. Ghi 0 sẽ ngắt đường reset DAC. Khi khởi động RSTDAC=1. Lưu ý rằng thanh ghi chế độ DA phải được đặt chế độ khuếch đại đồng nhất và hai cực sau khi RSTDAC được áp dụng 2 RSTDSP Reset TMS320C31. Ghi 1 để reset DSP. Ghi 0 sẽ ngắt đường reset và cho phép DSP bắt đầu thực thi chương trình. Khi khởi động, TMS320C31 bị reset. 3 TBCRST Reset TBC. Ghi 1 sẽ reset TBC. Ghi 0 sẽ khởi động lại TBC. Khi khởi động TBCRST =1 4 IRQDSP Yêu cầu ngắt của máy chủ tới DSP. Ghi 1 sẽ yêu cầu một ngắt DSP trên đường DSPINT3. Ghi 0 sẽ không tác động gì. 5 IRQEOI Kết thúc của ngắt máy chủ. 6 AUTOEN Cho phép chế độ tự động tăng/giảm thanh ghi địa chỉ. AUTOEN=1, Cho phép chế độ tự động tăng/giảm. AUTOEN =0, loại bỏ chế độ tự động tăng/giảm. Khi khởi động AUTOEN=1 7 UPDOWN Chọn chế độ tăng/giảm. Chế độ tăng nếu UPDOWN=1. Chế độ UPDOWN AUTOEN IRQEOI IRQDSP TBCRST RSTDSP RSTDAC RESET14 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 58 giảm nếu UPDOWN=0. Khi khởi động UPDOWN=1 Bảng 2.3. Mô tả thanh ghi cài đặt e. Thanh ghi dữ liệu TBC: Địa chỉ Offset: 08H Thanh ghi dữ liệu TBC (TBCDR) là một thanh ghi ghi/đọc 16-bit dùng để truy cập vào TBC trên bo mạch. TBC có 24 thanh ghi địa chỉ 16-bit, các thanh ghi này có thể được chọn thông qua thanh ghi địa chỉ TBC (TBCAR). Để truy cập vào một thanh ghi bất kỳ, đầu tiên địa chỉ thanh ghi phải được đặt bằng cách ghi vào thanh ghi địa chỉ TBC, sau đó phép ghi hoặc đọc được thực hiện bằng cách sử dụng thanh ghi dữ liệu TBC. f. Thanh ghi địa chỉ TBC: Địa chỉ Offset: 0AH Thanh ghi địa chỉ TBC (TBCAR) là một thanh ghi ghi/đọc 8-bit gồm 5 đường địa chỉ TBC A0A4. Trước khi đọc hoặc ghi một thanh ghi TBC, TBCAR phải được đặt tới một địa chỉ thanh ghi tương ứng. Sau khi thiết lập TBCAR, dữ liệu có thể được chuyển sử dụng TBCDR. Lưu ý khi ghi thì 3 bit cao của TBCAR nên đặt bằng 0. g. Cổng ngắt DSP tới máy chủ: DS1104 có một cổng ngắt hai chiều cho phép DSP yêu cầu ngắt máy chủ và ngược lại. Cổng ngắt DSP tới máy chủ bao gồm hai bit điều khiển (ATREQ và IRQAT) trong thanh ghi IOCTL và bit IRQEOI trong thanh ghi STP. Để yêu cầu một ngắt DSP tới máy chủ thì DSP phải đặt bit ATREQ. Điều này tạo ra một yêu cầu ngắt trên đường ngắt máy chủ được chọn bởi chân chọn ngắt. Sau khi hoàn thành dịch vụ ngắt, máy chủ sẽ đặt bit IRQEOI trong thanh ghi STP. Cờ IRQAT trong thanh ghi IOCTL biểu diễn trạng thái của đường ngắt máy chủ, cho phép DSP nhận ra khi máy chủ kết thúc phục vụ ngắt. Để yêu cầu một ngắt máy chủ tới DSP, máy chủ phải đặt bit IRQDSP trong thanh ghi cài đặt STP. Điều này sẽ đặt cờ IRQDSP trong thanh ghi IOCTL và tạo ra một ngắt INT3 tới DSP. Nếu INT3 được cho phép trong thanh ghi cho phép ngắt (IE) của TMS320F240 và bit cho phép ngắt toàn cục (GIE) được đặt lên 1 trong Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 59 thanh ghi trạng thái của DSP, một lời gọi ngắt tới địa chỉ 000004H được thực hiện. Sau khi ngắt máy chủ tới DSP được phục vụ, DSP phải thông báo cho máy chủ biết phục vụ ngắt đã hoàn tất. Điều này được thực hiện bằng cách ghi vào bit DSPEOI3 trong thanh ghi IOCTL, cờ DSPINT3 và đường ngắt INT3 sẽ bị reset. Sau đó cờ ngắt trong thanh ghi cờ ngắt của DSP phải được xoá. 2.2.3. Các thành phần chủ yếu của DS1104 2.2.3.1. Bộ xử lý tín hiệu số DSP TMS320F240: Bộ xử lý tín hiệu số DSP TMS320F240 TMS320F240 (F240) là một thành viên của họ bộ điều khiển DSP dựa trên nền tảng bộ xử lý tín hiệu số 16 bit TMS320C2xx. Họ vi xử lý này đã được tối ưu hoá cho các ứng dụng điều khiển số động cơ và chuyển động. Các bộ điều khiển số DSP phối hợp TMS320 được tăng cường lõi CPU C2xLP khi thiết kế với chi phi thấp, có nhiều khả năng xử lý hiệu xuất cao và một số điểm nổi trội trong tối ưu hoá ngoại vi cho các ứng dụng điều khiển động cơ và chuyển động. Ngoại vi bao gồm module quản lý sự kiện đê tạo ra các Timer đa mục đích và bộ ghi so sánh để tạo ra 12 đầu ra PWM, và các bộ biến đổi tương tự - số kép 10 Bit (ADC). Một số đặc trưng quan trọng của TMS320F240: - Hiệu suất cao với ứng dụng công nghệ CMOS +Tương thích với họ TMS320C2xx - Lõi là họ CPU T320C2xLP + Mã nguồn tương thích với TMS320C25 + Có thể nâng cấp để tương thích với TMS320C5x + Tích hợp trong vỏ Plastic 132 chân + Thời gian thực hiện lệnh 50ns - Thích hợp với nhiệt độ trong công nghiệp và các phương tiện chuyển động - Bộ nhớ + 544 Words × 16 Bits of On-Chip Data/Program Dual-Access RAM Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 60 + 16K Words × 16 Bits of On-Chip Program ROM (‟C240)/Flash EEPROM (‟F240) + 224K Words × 16 Bits of Total Memory Address Reach (64K Data, 64K Program and 64K I/O, and 32K Global Memory Space) - Module quản lý các sự kiện + 12 kênh so sánh và điều chế độ rộng xung PWM + 3 bộ Timer đa mục đích 16 bit với 6 chế độ, bao gồm cả chế độ đếm tiến lùi + 3 bộ so sánh 16 bit với vùng chết + 3 bộ so sánh đơn 16 bit + 4 bộ thu thập dữ liệu Hình 2.3. Vi xử lý tín hiệu số DSP TMS320F240 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 61 - Module kép biến đổi 10-Bit Analog-to-Digital - 28 chân vào/ra có thể lập trình đơn và đa năng - Phase-Locked-Loop (PLL)-Based Clock Module - Watchdog Timer Module (With Real-Time Interrupt) - Module giao thức truyền thông nối tiếp (SCI) - Module giao thức ngoại vi nối tiếp (SPI) - 6 ngắt mở rộng (Power Drive Protect, Reset, NMI, and Three Maskable Interrupts) - 4 chế độ hoạt động tết kệm năng lượng - Ước lượng vòng quét cở bản - Phát triển các công cụ sẵn có +Texas Instruments (TI) ANSI C Compiler, Assembler/Linker, and C-Source Debugger + Scan-Based Self-Emulation (XDS510) + hỗ trợ phát triển điều khiển mờ, hướng điều khiển số động cơ thứ 3 Trên đây chỉ giới thiệu một số đặc trưng cần thiết cơ bản của TMS320F240 giúp hiểu kiến trúc và hoạt động của DS1104. DS1104 sử dụng tính năng quản lý bus của TMS320F240 giúp máy chủ có thể truy cập vào tất cả các bộ nhớ off -chip, cho phép các hoạt động download nhanh mà không yêu cầu một chương trình giám sát chạy trên DSP. DS1104 còn bao gồm một giao diện nối tiếp tốc độ cao có thể được sử dụng cho truyền thông giữa một vài bo mạch xử lý tín hiệu số nhằm hình thành hệ thống nhiều bộ xử lý (multi-processor). TMS320F240 hỗ trợ các ngắt mềm có thể lập trình được mềm dẻo và các ngắt ngoài thường được ứng dụng trong các ứng dụng điều khiển truyền động thời gian thực. TMS320F240 có 3 loại ngắt chính: Reset, ngắt cứng, ngắt mềm. Ngoài ra còn cung cấp một đường tín hiệu thông báo về trạng thái sẵn sàng của bus, được sử dụng để làm cho TMS320F240 thích ứng về thời gian với các thiết bị ngoại vi khác nhau trên bo mạch. Thanh ghi điều khiển bus của TMS320F240 được lập trình để sử dụng tín hiệu sẵn sàng từ bên ngoài. Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 62 a. C¸c ng¾t ngoµi cña DSP: Tên các ngắt Thứ tự ưu tiên RESET 1 TI RESERVED 2 NMI 3 INT1 4 INT2 5 INT3 6 INT4 7 INT5 8 INT6 9 TI RESERVED 10 Bảng 2.4. Các ngắt cứng của DSP Các ngắt được điều khiển bởi module hệ thống và bộ quản lý sự kiện Ngoại vi Đường ngắt System Module INT1 INT5 INT6 NMI Event Manager INT2 INT3 INT4 b. Bản đồ bộ nhớ của DSP TMS320F240: DSP TMS320F240 được bổ sung thêm 3 không gian địa chỉ riêng biệt cho vùng nhở chương trình, vùng nhớ dữ liệu và các cổng vào/ra. Mỗi một không gian Bảng 2.5. Quản lý các ngát cứng Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 63 có tổng số 64K 16Bit Word. Trong khoảng 64K Word của không gian dữ liệu, từ 256 đến 32K word ở phần đỉnh của vùng nhớ có thể được xác định để mở rộng bộ nhớ chung, khi được chỉ định bởi vùng nhớ địa phương (GREG). Việc truy cập vào vùng nhớ chung được điều khiển bởi tín hiệu đảo BR. Các ngắt ngoài Dùng cho bên ngoài On-Chip DARAM B0 (CNF = 1) hoặc Bên ngoài (CNF = 0) Dự trữ Các ngắt (On-Chip) On-Chip ROM† (Flash EEPROM) (8 x 2K Segments) Dùng cho bên ngoài On-Chip DARAM B0 (CNF = 1) hoặc Bên ngoài (CNF = 0) Dự trữ Dùng cho bên ngoài Dự trữ Ghi chế độ điều khiển Flash Dự trữ Điều khiển bộ ghi khi chế độ đợi đươc tạo ra Bộ ghi bản đồ bộ nhớ và dự trữ On-Chip DARAM B2 Dự trữ On-Chip DARAM B0 (CNF = 0) hoặc Dự trữ (CNF = 1) On-Chip DARAM B1 Dự trữ Cấm Cấm Dùng cho bên ngoài Dự trữ Bộ ghi bản đồ bộ nhớ ngoại vi (hệ thống, WD, ADC, SPI, SCI, các ngắt, I/O) Bộ ghi bản đồ bộ nhớ ngoại vi (Quản lý sự kiện) Hình 2.4.Bản đồ bộ nhớ của DSP Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 64 c. Bộ nhớ: Bộ xử lý tín hiệu số TMS320F240 cung cấp hai chế độ hoạt động khác nhau: chế độ vi xử lý và chế độ máy vi tính. Chế độ máy vi tính tối thiểu hoá các yêu cầu phần cứng bên ngoài trong các ứng dụng cuối cùng. Tuy nhiên, trong khi phát triển Dự trữ Bộ ghi mặt nạ và ngắt Bộ ghi toàn bộ vùng nhớ địa phương Bộ ghi các cờ ngắt Bộ ghi các cờ ngắt Cấm Bộ ghi cấu trúc hệ thống và điều khiển Watchdog Timer và bộ ghi điều khiển PLL ADC SPI SCI Cấm Bộ ghi các ngắt ngoài Cấm Bộ ghi các đầu điều khiển vào/ra số Cấm Bộ ghi Timer đa mục đích Dự trữ Bộ ghi so sánh, PWM và vùng chết Dự trữ Bộ ghi Capture & QEP Dự trữ Bộ ghi mặt nạ che ngắt, vector và cờ Dự trữ Bộ ghi bản đồ bộ nhớ và dự trữ On-Chip DARAM B2 Dự trữ On-Chip DARAM B0 (CNF = 0) Dự trữ (CNF = 1) On-Chip DARAM B1 Dự trữ Cấm Peripheral Frame 1 Peripheral Frame 2 Dự trữ Cấm Mở rộng (Dùng cho bên ngoài) Hình 2.5.Bản đồ bộ nhớ ngoại vi của DSP TMS320F240 Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 65 chương trình, chế độ vi xử lý lại phù hợp hơn. Trong chế độ này, tất cả các tìm nạp (fetch) lệnh đều được thực hiện từ bộ nhớ ngoài, thường là RAM trong các hệ thống phát triển DS1104 sử dụng chế độ vi xử lý của TMS320F240 để có được sự điều khiển bộ nhớ đầy đủ bởi máy chủ. Các chương trình của người sử dụng có thể được tải xuống (download), giám sát, hoặc thay đổi tại bất kỳ thời điểm nào ngay cả khi DSP đang chạy. Bộ nhớ của DS1104 đủ nhanh để cho phép hoạt động với trạng thái đợi bằng không ở tốc độ đồng hồ giới hạn là 60 MHz. d. Giao diện nối tiếp: TMS320F240 bao gồm một cổng nối tiếp cung cấp truyền thông trực tiếp với các thiết bị khác nhau như các bộ biến đổi số-tương tự ADC nối tiếp hoặc các DSP khác. Hoạt động của cổng nối tiếp được điều khiển bởi nhiều bit chế độ, các thanh ghi của TMS320F240 và có thể được lập trình cho chiều dài dữ liệu từ 8-32 bit trong rất nhiều chế độ hoạt động đồng bộ và không đồng bộ. Tốc độ truyền và nhận dữ liệu được quyết định bởi một máy phát xung đồng hồ có thể lập trình được ở bên trong hoặc một nguồn xung đồng hồ ở bên ngoài. 2.2.3.2. Hệ con AD (Analog to Digital): DS1104 có hai loại ADC Analog to Digital Converter – Bộ chuyển đổi tương tự/số): - Hai bộ chuyển đổi tương tự - số ADC 16-bit có tần số lấy mẫu là 256 KHz. - Hai bộ chuyển đổi tương tự - số ADC 12 bit có tần số lấy mẫu là 800 KHz. Điện áp đầu vào là 10V, tất cả các đường trở về đều phải nối đất. Để tránh các vòng lặp đất (ground loops) nên sử dụng các đường trở về riêng biệt cho tất cả các cảm biến và điểm đất của các cảm biến nên được cách ly với nhau. Sự chuyển đổi bắt đầu bằng cách đặt các bit từ STROBE AD1 tới STROBE AD4 trong thanh ghi IOCTL. Trạng thái đầu ra của các ADC có thể giám sát được bằng cách đọc các bit từ BUSY AD1 tới IOCTL BUSY AD4 của thanh ghi IOCTL. Điều này cho phép DSP có thể theo dõi được sự chuyển đổi dòng và đọc dữ liệu Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 66 ADC sau khi quá trình chuyển đổi kết thúc. Hình 2.6 biểu diễn sơ đồ khối của hệ con AD. Trong đó các địa chỉ của các thanh ghi dữ liệu ADC được cho trong bảng 2.2 Địa chỉ Thanh ghi 023000H Kênh 1: Thanh ghi dữ liệu ADC 16-bit 023001H Kênh 2: Thanh ghi dữ liệu ADC 16 bit 023002H Kênh 3: Thanh ghi dữ liệu ADC 12 bit 023003H Kênh 4: Thanh ghi dữ liệu ADC 12 bit Bảng 2.6. Các địa chỉ thanh ghi của hệ con AD a. ADC 16-bit DS1104 gồm hai ADC 16-bit có tích hợp mạch lấy mẫu và giữ chậm. Mỗi ADC có một bộ biến đổi tương tự /số AD kiểu xấp xỉ liên tiếp SAR và một mạch lấy mẫu/giữ chậm. Thời gian biến đổi của mỗi bộ biến đổi đạt 4s. Đầu ra của các ADC được căn lề bên trái của từ DSP 32-bit (hình 2.7) và có thể được đọc bằng cách sử dụng các thanh ghi dữ liệu ADC tương ứng. Hình 2.6. Sơ đồ khối của hệ con AD Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 67 b. ADC 12-bit DS1104 gồm hai ADC 12-bit có tích hợp mạch lấy mẫu/giữ chậm. Mỗi ADC có một bộ biến đổi tương tự /số AD kiểu xấp xỉ liên tiếp SAR với một mạch lấy mẫu/giữ chậm và được điều khiển số bởi các đơn vị hiệu chỉnh offset (lệch không). Thời gian biến đổi của mỗi bộ biến đổi đạt 1,25s. Đầu ra của các ADC được căn lề bên trái của từ DSP 32-bit (hình 2.8) và có thể được đọc bằng cách sử dụng các thanh ghi dữ liệu ADC tương ứng. c. Hiệu chỉnh lệch không (Offset Calibration) Mạch đầu vào của ADC được đặc trưng bởi một đơn vị hiệu chỉnh dùng để bù các sai số lệch không. Mạch này được dùng để xoá bỏ các sai số lệch không của mạch tương tự phía trước và các mạch ADC chứ không dùng để bù các lệch không của cảm biến bên ngoài. Đơn vị hiệu chỉnh bao gồm một thiết bị EEPROM (Electrically Erasable Programmable Read-Only Memory) được nối với một DAC (Digital to Analog Converter) nhằm cung cấp một điện áp nhỏ bù vào điện áp vào của ADC. Nó được điều chỉnh khi chế tạo DS1104 và không cần thay đổi trong điều kiện làm việc bình thường. d. Mạch vào của ADC Hình 2.9 biểu diễn mạch vào của ADC: 2.2.3.3. Hệ con DA (Digital to Analog): Hình 2.7. Định dạng dữ liệu của ADC 16-bit Hình 2.8. Định dạng dữ liệu của ADC 12-bit Hình 2.9. Mạch đầu vào của ADC Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 68 DS1104 gồm một DAC 12-bit, 4 kênh với phạm vi điện áp đầu ra có thể lập trình được. Hệ con DA bao gồm 4 thanh ghi dữ liệu, 4 thanh ghi đầu ra, một thanh ghi chế độ và một bit STROBE (STROBE DA)trên thanh ghi IOCTL. Trong đó các địa chỉ của các thanh ghi dữ liệu DAC được cho trong bảng 2.3 Địa chỉ Thanh ghi 022000H Kênh 1: Thanh ghi dữ liệu DAC 022001H Kênh 2: Thanh ghi dữ liệu DAC 022002H Kênh 3: Thanh ghi dữ liệu DAC 022003H Kênh 4: Thanh ghi dữ liệu DAC 026000H Thanh ghi chọn chế độ 026001H Thanh ghi chuyển chế độ Bảng 2.7. Các địa chỉ thanh ghi của hệ con DA Hình 2.10. Sơ đồ khối của hệ con DA Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 69 Sự căn lề của thanh ghi dữ liệu DAC trong từ DSP 32-bit như được biểu diễn trên hình 2.11. Các DAC có điện áp đầu ra mỗi kênh là ± 10 V. Các đường trở về của các đầu ra được nối với đất hệ thống. a. Hiệu chỉnh khuếch đại và lệch không (Offset and gain Calibration) Mạch đầu vào của ADC đặc trưng bởi một đơn vị hiệu chỉnh khuếch đại và lệch không. Mạch này được dùng để xoá bỏ các sai số khuếch đại và lệch không của mạch. Đơn vị hiệu chỉnh bao gồm một thiết bị EEPROM (Electrically Erasable Programmable Read-Only Memory) được nối với một DAC (Digital to Analog Converter). Nó được điều chỉnh khi chế tạo DS1104 và không cần thay đổi trong điều kiện làm việc bình thường. b. Thiết lập chế độ DA DS1104 bao gồm một cặp thanh ghi chế độ để điều khiển dải điện áp đầu ra của DAC. Để thay đổi chế độ của DA, cần có hai hoạt động ghi. Thứ nhất là giá trị chế độ của DA phải được ghi vào hàng đầu tiên của thanh ghi chế độ DA ở địa chỉ 026000H, sau đó ghi vào địa chỉ 026001H để cập nhật giá trị chế độ của DA. Hình 2.12 biểu diễn định dạng dữ liệu chế độ DA. Bit Name Chức năng 24 … 27 M4 … M1 Chế độ DA. Ghi 1 cho hoạt động hai chiều, ghi 0 cho hoạt động một chiều 28 G4 Khuếch đại DA. Ghi 1 cho hệ số khuếch đại = 2, ghi 0 Hình 2.11. Định dạng dữ liệu của DAC 12-bit Hình 2.12. Định dạng dữ liệu ở chế độ DA ChÕ ®é Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 70 … 31 … G1 cho hệ số khuếch đại =1 Bảng 2.8. Mô tả thanh ghi chế độ DA c. Mạch đầu ra của DA Mạch điện đầu ra của DAC được biểu diễn trên hình 2.13 2.2.3.4. Hệ con Vào/Ra số (Digital I/O): Hệ con vào/ra số của DS1104 hoạt động dựa trên vi điều khiển xử lý tín hiệu số 25MHz TMS320P14 của hãng Texas Instruments. Bên cạnh phần lõi DSP 16-bit cố định, nó còn bao gồm một cổng vào/ra song song có thể chọn từng bit, 4 bộ định thời gian (timer), 6 mạch điều chế độ rộng xung PWM (Pulse Width Modulation) có độ phân giải 40 ns, 4 đầu vào trực tiếp và một mạch vào/ra nối tiếp. P14 đã có sẵn chương trình phần mềm cơ sở trong PROM cho phép TMS320F240 có thể truy cập vào tất cả các thiết bị ngoại vi trên chip. Sau khi khởi động DSP thực thi chương trình cơ sở (firmware) phục vụ vào/ra thường trú trong PROM. Chương trình PROM này sẽ được mở rộng bởi một chương trình bên ngoài đã được nạp vào RAM cung cấp tính năng tải (download) chương trình, cho phép các chương trình ứng dụng cụ thể của DSP được thực hiện song song với TMS320F240. Tính năng này cho phép tuỳ chỉnh (customize) hệ con vào/ra số (Digital I/O) theo các yêu cầu của ứng dụng. Truyền thông giữa hai bộ vi điều khiển xử lý tín hiệu số DSP và TMS320F240 được thực hiện qua một cổng truyền thông rộng 32-bit hoặc qua cổng truyền thông mở rộng FIFO (First In First Out) có độ rộng 32 bit. Cổng truyền thông 32-bit cho phép đọc/ghi bộ nhớ chương trình của DSP phụ (Slave-DSP), bộ nhớ dữ liệu và các thiết bị ngoại vi trên chip bằng các lệnh đơn giản. FIFO có thể được sử dụng một cách luân phiên cho các ứng dụng sử dụng các tập hợp dữ liệu như phát tần số, đo Hình 2.13. Mạch đầu ra của DAC Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 71 tần số, cập nhật PWM đồng bộ và truyền thông nối tiếp. Tuy nhiên, FIFO không được hỗ trợ bởi chương trình cơ sở trên PROM. a. Cổng vào/ra có thể chọn từng bit (bit-selectable I/O port) TMS320P14 kết hợp với một cổng vào/ra song song 16-bit, cổng này bao gồm 16 chân vào/ra có thể chọn từng bit một cách riêng lẻ. Cổng vào/ra này được điều khiển bởi 4 thanh ghi 16-bit được liệt kê trong bảng 2.5 dưới đây. Tất cả 16 chân vào/ra có thể truy cập qua đầu nối (P10). Mỗi đường được đặc trưng bởi một điện trở treo cao 10K nối với nguồn 5V. Tất cả địa chỉ của các thanh ghi, địa chỉ của cổng là số hàng (hoặc dãy) theo sau là số cổng và được phân tách bởi một dấu “:”. Ví dụ, địa chỉ 3:0 biểu thị số cổng 0 của hàng thứ 3. Tất cả các địa chỉ đều được cho dưới dạng mã hexa. Thanh ghi Địa chỉ Mô tả IOP 0:0 Thanh ghi cổng vào/ra. Lưu giữ dữ liệu đầu ra cho các chân vào/ra và được định cấu hình như là đầu ra DDR 0:1 Thanh ghi hướng dữ liệu. DDR = 1 định cấu hình cho chân vào/ra tương ứng là đầu ra. DDR = 0 định cấu hình cho chân vào/ra tương ứng là đầu vào BSET 0:2 Thanh ghi thiết lập bit. Cho phép thiết lập các bit IOP riêng lẻ mà không làm ảnh hưởng đến các bit khác. BSET = 1 đặt bit IOP tương ứng. BSET = 0 không thay đổi bit IOP tương ứng. BCLR 0:3 Thanh ghi xoá bit. Cho phép xoá các bit IOP riêng lẻ mà không làm ảnh hưởng đến các bit khác. BCLR = 1 xóa bit IOP tương ứng. BSET = 0 để nguyên không thay đổi bit IOP tương ứng. Bảng 2.9. Thanh ghi cổng vào/ra b. Bộ định thời gian (Timer) Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 72 TMS320P14 được trang bị 4 timer độc lập, trong đó có một timer giám sát, hai timer đa mục đích và một máy phát tốc độ bốt (baud rate). Tất cả các timer đều chứa các thanh ghi bộ đếm (counter) 16-bit và các thanh ghi theo chu kỳ 16-bit. Hơn nữa, các timer đa mục đích có một thanh ghi điều khiển chế độ. Tất cả các timer đều có thể tạo ra các ngắt bên trong của TMS320P14. c. Bộ quản lý sự kiện (Event manager) TMS320P14 chứa một bộ quản lý sự kiện bao gồm một hệ con so sánh Compare và hệ con Capture (bắt giữ). Bộ quản lý sự kiện sử dụng timer 1 hoặc timer 2 như là các nguồn phát xung đồng hồ (clock) và có 8 chân vào/ra được chia sẻ giữa hệ con so sánh và hệ con Capture. Hệ con so sánh (Compare) gồm có 6 thanh ghi so sánh và 6 thanh ghi hành động (action) điều khiển các chân đầu ra (output pin). Các thanh ghi so sánh liên tục so sánh các giá trị của chúng với các thanh ghi bộ đếm của timer 1 và timer 2. Nếu các giá trị này trùng nhau, nội dung của các thanh ghi hành động sẽ quyết định hành động nào sẽ xảy ra ở các chân ra. Các thanh ghi hành động còn xác định xem liệu các ngắt so sánh tới CPU của TMS320P14 có được tạo ra hay không. Một tính năng bổ sung của hệ con so sánh là chế độ hoạt động PWM chính xác cao, trong đó sẵn có 6 đầu ra PWM. Hệ con Capture gồm có 4 FIFO và 4 chân đầu vào. Khi phát hiện một xung ở chân đầu vào, các nội dung hiện tại của thanh ghi bộ đếm của timer 1 hoặc timer 2 được chuyển vào một FIFO, vì vậy cung cấp một nhãn thời gian cho sự kiện này. Sự kiện này cũng có thể ngắt CPU của TMS320P14. d. Cổng nối tiếp (Serial Port) TMS320P14 chứa một cổng nối tiếp kiểu UART (Universal Asynchronous Receiver/Transmitter – Mạch tích hợp dùng để chuyển chuỗi dữ liệu song song thành chuỗi dữ liệu nối tiếp dùng trong truyền thông không đồng bộ) hỗ trợ nhiều giao thức truyền thông chuẩn. Nó có tính năng truyền dữ liệu hai chiều đầy đủ (full- duplex) với tốc độ truyền tối đa là 400K bit/s. Mạch đệm của dữ liệu thu/phát gấp hai lần cung cấp đủ thời gian truyền dữ liệu thậm chí trong suốt quá trình truyền dữ Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 73 liệu hai chiều liên tục. Bên cạnh định dạng dữ liệu không đồng bộ chuẩn, cổng nối tiếp còn hỗ trợ thêm một giao thức truyền thông 9-bit kiểu 8051 của Intel trong đó bit thứ 9 biểu thị địa chỉ hoặc truyền dữ liệu. e. Cổng truyền thông DSP (DSP communication Port) Truyền thông giữa TMS320F240 và DSP tớ (slave-DSP) được thực hiện qua một thanh ghi truyền thông rộng 32-bit (DSPC). Thanh ghi này trao đổi dữ liệu giữa TMS320F240 và Slave-DSP dựa trên giao thức lệnh/dữ liệu (command/data). 16-bit cao của thanh ghi DSPC chứa các lệnh được thực hiện bởi Slave-DSP còn 16-bit thấp chứa đối số của lệnh hoặc chứa phần kết quả thực hiện lệnh. 16-bit cao chỉ được ghi bởi TMS320F240 và được đọc bởi Slave-DSP nhưng phần thấp thì được ghi/đọc bởi cả DSP chủ và DSP tớ. Đối với TMS320F240 thì DSPC là một thanh ghi 32-bit đơn, còn đối với TMS320P14 thì DSPC là hai thanh ghi 16-bit, đó là thanh ghi CCMD (Communication Command) và CDATA (Communication Data), trong dãy (bank) vào/ra bên ngoài của TMS320P14. f. Truyền thông mở rộng FIFO có thể được sử dụng cho chuyển giao khối giữa TMS320F240 và DSP tớ. FIFO sử dụng 5 địa chỉ của Slave-DSP cho truyền thông. Để chuyển một khối dữ liệu từ TMS320F240 tới Slave-DSP, trước tiên ứng dụng phải đọc thanh ghi CCMD để lấy lệnh, sau đó đọc thanh ghi CDATA để lấy số từ dữ liệu. Để chuyển một khối dữ liệu từ Slave-DSP tới TMS320F240, trước tiên TMS320F240 ghi một lệnh tương ứng vào thanh ghi CCMD. ứng dụng ở Slave- DSP sẽ đọc thanh ghi CCMD để lấy lệnh. Sau đó, thực hiện một lệnh đọc giả trên thanh ghi CDATA để xoá cho lần chuyển tiếp theo. 2.2.3.5. Hệ con bộ mã hoá so lệch (Incremental encoder subsystem): DS1104 chứa hai giao diện cảm biến so lệch để hỗ trợ các cảm biến so lệch quang học được sử dụng phổ biến trong điều khiển vị trí. Mỗi giao diện chứa các bộ thu đường truyền (line-receiver) khác nhau cho các tín hiệu đầu vào, một bộ lọc Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 74 xung nhiễu số (digital noise pulse filter) để khử xung nhọn trên các đường của mỗi pha, một bộ giải mã (quadrature decoder) để biến đổi thông tin về pha của cảm biến thành các xung đếm tiến hoặc đếm lùi và một bộ đếm 24-bit để lưu giữ vị trí hiện tại của cảm biến và mạch chốt đầu ra (output latch) 24-bit (hình 2.14). Tần số đếm lớn nhất là 8,3 MHz do độ rộng của trạng thái encoder tối thiểu là 120 ns. Các xung nhiễu ngắn hơn 80 ns bị khử bởi bộ lọc nhiễu Noise Filter. Đầu ra nguồn điện áp 5V của cảm biến được nối với nguồn 5V của máy chủ thông qua một cầu chì lưới (multifuse). Nếu một đầu ra của nguồn bị quá tải hay ngắn mạch thì cầu chì lưới bị đốt nóng bởi quá dòng điện và tăng điện trở của nó một cách đột ngột. Để tái lập (reset) lại trạng thái điện trở thấp của cầu chì lưới cần tắt nguồn trong vài phút để cho cầu chì lưới nguội. - Kết nối encoder: Vi mạch ghép nối encoder so lệch (Incremental Encoder) của DS1104 được thiết kế để nối các encoder với các tín hiệu đầu ra khác nhau tương thích với chuẩn truyền thông RS422. Các đầu vào PHI0, Hình 2.14. Sơ đồ cấu trúc của giao diện encoder so lệch Hình 2.15. Mạch đầu vào của encoder Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên 75 PHI90, Index có mạch đầu vào giống hệt nhau. Các Encoder có các đầu ra không tương thích với RS422 thì có thể nối ở chế độ đầu vào một đầu mút (single-ended) hoặc có thể thêm mạch chuyển đổi RS422 vào giữa encoder và giao diện ghép nối Incremental encoder của DS1104. Để nối một encoder với các đầu vào single- ended thì các tín hiệu phải được nối với các đầu vào không đảo Phi0, Phi90 và index. Còn các đầu vào đảo của Phi0, Phi90, Index phải được nối với nguồn điện áp 1,5 V (hình 2-15). 2.2.3.6. Thanh ghi điều khiển vào ra IOCTL (IO ConTroL): Địa chỉ: 02000H IOCTL là một thanh ghi ghi/đọc 32-bit dùng để điều khiển và truy vấn các trạng thái của rất nhiều thiết bị ngoại vi trên bo mạch DS1104. Trong các phép ghi, thanh ghi IOCTL tạo ra điểm bắt đầu của các xung nhọn chuyển đổi cho hệ con AD, các xung nhọn cập nhật và reset cho hệ con DA, các lệnh đếm-chốt (count-latch) và reset cho giao diện cảm biến so lệch. Nó đưa ra kết thúc của các tín hiệu ngắt cho ngắt DSP bên ngoài và có thể yêu cầu các ngắt DSP tới máy chủ. Đường reset của Slave-DSP cũng được điều khiển bởi thanh ghi IOCTL. Các trạng thái kết thúc ADC của các đường chuyển đổi có thể được giám sát cũng như yêu cầu ngắt DSP và máy chủ bằng cách đọc thanh ghi IO