Tài liệu Kiến trúc máy tính - Chương 5: Bộ nhớ trong: + Chương 5
Bộ nhớ trong
1
+
5.1 Bộ nhớ chính bán dẫn
Tổ chức
DRAM và SRAM
Các loại ROM
Logic Chip
Đóng gói
Tổ chức Module
Bộ nhớ xen kẽ
5.2 Sửa lỗi
5.3 Tổ chức DRAM cải tiến
DRAM đồng bộ
Rambus DRAM
DDR SDRAM
Cache DRAM
NỘI DUNG
2
+
Hoạt động của ô nhớ
3
+
Hoạt động của ô nhớ
Ô nhớ là phần tử nhớ được 1 bit thông tin
Tính chất ô nhớ
hai trạng thái ổn định
Có thể ghi/đọc ô nhớ
Các tín hiệu
Tín hiệu select - chọn 1 ô nhớ
Tín hiệu control -chỉ định đọc hoặc ghi
Dữ liệu
Data in: đặt trạng thái ô nhớ
Sense: dữ liệu đầu ra
4
Các loại bộ nhớ bán dẫn
Table 5.1 Semiconductor Memory Types
Kiểu bộ nhớ Loại Xoá Cơ chế ghi Volatility
Random-access
memory (RAM)
Read-write
memory
Electrically,
byte-level
Electrically Volatile
Read-only
memory (ROM) Read-only
memory
Not possible
Masks
Nonvolatile
Programmable
ROM (PROM)
Electrically
Erasable PROM
(EPROM)
Re...
40 trang |
Chia sẻ: putihuynh11 | Lượt xem: 2141 | Lượt tải: 4
Bạn đang xem trước 20 trang mẫu tài liệu Kiến trúc máy tính - Chương 5: Bộ nhớ trong, để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên
+ Chương 5
Bộ nhớ trong
1
+
5.1 Bộ nhớ chính bán dẫn
Tổ chức
DRAM và SRAM
Các loại ROM
Logic Chip
Đóng gói
Tổ chức Module
Bộ nhớ xen kẽ
5.2 Sửa lỗi
5.3 Tổ chức DRAM cải tiến
DRAM đồng bộ
Rambus DRAM
DDR SDRAM
Cache DRAM
NỘI DUNG
2
+
Hoạt động của ô nhớ
3
+
Hoạt động của ô nhớ
Ô nhớ là phần tử nhớ được 1 bit thông tin
Tính chất ô nhớ
hai trạng thái ổn định
Có thể ghi/đọc ô nhớ
Các tín hiệu
Tín hiệu select - chọn 1 ô nhớ
Tín hiệu control -chỉ định đọc hoặc ghi
Dữ liệu
Data in: đặt trạng thái ô nhớ
Sense: dữ liệu đầu ra
4
Các loại bộ nhớ bán dẫn
Table 5.1 Semiconductor Memory Types
Kiểu bộ nhớ Loại Xoá Cơ chế ghi Volatility
Random-access
memory (RAM)
Read-write
memory
Electrically,
byte-level
Electrically Volatile
Read-only
memory (ROM) Read-only
memory
Not possible
Masks
Nonvolatile
Programmable
ROM (PROM)
Electrically
Erasable PROM
(EPROM)
Read-mostly
memory
UV light, chip-
level
Electrically Erasable
PROM (EEPROM)
Electrically,
byte-level
Flash memory
Electrically,
block-level
5
+
RAM động - Dynamic RAM (DRAM)
2 loại công nghệ RAM :
RAM động - Dynamic RAM (DRAM)
RAM tĩnh - Static RAM (SRAM)
DRAM
Có nhiều ô nhớ lưu trữ dữ liệu bằng điện tích trong tụ điện
Có điện tích trên tụ - bit 1
Không có điện tích trên tụ - bit 0
Cần phải nạp điện định kỳ để duy trì lưu trữ dữ liệu
“Động” được hiểu là xu hướng điện tích trên tụ rò rỉ ngay cả khi
luôn được cấp điện
6
Cấu trúc & hoạt động
của DRAM
Dòng địa chỉ được kích hoạt khi bit
được đọc /ghi (Transistor đóng)
Ghi:
- Điện áp được đặt vào đường bit:
điện áp cao cho bit 1, thấp cho bit 0
- 1 tín hiệu được đặt vào dòng địa chỉ
truyền dòng nạp vào tụ điện
Đọc:
- Dòng địa chỉ được chọn, transistor đóng
- Điện tích trên tụ điện được đưa qua bit line tới bộ khuếch đại cảm
biến so sánh điện áp tụ với giá trị tham chiếu để xác định 1 hay 0
- Tụ phải được nạp lại
7
8
RAM tĩnh (SRAM)
Thiết bị số sử dụng các thành phần logic tương tự trong BXL
Các giá trị nhị phân được lưu trữ trong các cổng logic flip-flop
truyền thống.
Bit lưu dưới dạng công tắc on/off
Vẫn giữ dữ liệu chừng nào còn có nguồn điện cấp cho nó
Không cần refreshing
Cache
Cấu trúc & hoạt động SRAM
• 4 transistor được kết nối để tạo ra
trạng thái logic ổn định.
• Trạng thái 1:
- C1 cao, C2 thấp
- T1 và T4 tắt, T2 và T3 bật.
• Trạng thái 0:
- C1 thấp, C2 cao
- T1 và T4 bật, T2 và T3 tắt.
• Dòng địa chỉ điều khiển T5, T6
• Ghi - giá trị mong muốn đặt vào
B, phần bù của nó đặt vào B.
• Đọc - giá trị được đọc từ dòng B.
10
So sánh SRAM và DRAM
Đều khả biến
Phải cấp nguồn điện liên tục để duy trì giá trị bit
Động
Dễ dàng chế tạo, kích thước nhỏ hơn
Mật độ lớn hơn (ô nhớ nhỏ hơn nhiều ô nhớ hơn/đơn vị S)
Giá thành rẻ hơn
Đòi hỏi hệ mạch refresh hỗ trợ
Thích hợp với các yêu cầu bộ nhớ lớn
Sử dụng cho bộ nhớ chính
Tĩnh
Nhanh hơn
Không cần hệ mạch refresh
sử dụng trong cache (cả trong và ngoài chip)
+
Bộ nhớ chỉ đọc (ROM)
Chứa 1 mẫu dữ liệu cố định, không thể thay đổi hay thêm vào
Không cần cấp nguồn điện để duy trì giá trị bit trong bộ nhớ
Dữ liệu hay chương trình lưu trữ vĩnh cửu trong bộ nhớ chính;
không cần phải tải từ thiết bị lưu trữ thứ hai
Dữ liệu được nạp vào chip như một phần của quy trình sản
xuất chip.
Nhược điểm của điều này:
Không có chỗ cho lỗi, nếu sai 1 bit thì toàn bộ lô ROM phải vứt đi
Việc nạp dữ liệu vào ROM tốn một khoản chi phí cố định khá lớn
11
+
ROM lập trình được - PROM
Phương án ít tốn kém hơn
bất biến và chỉ có thể ghi một lần duy nhất
Quá trình ghi được thực hiện bằng điện, có thể do nhà
cung cấp hoặc khách hàng thực hiện tại thời điểm sau
thời điểm sản xuất chip
Cần có thiết bị đặc biệt để thực hiện quá trình ghi
Linh hoạt và tiện lợi
Thích hợp với sản xuất một số lượng lớn
12
Bộ nhớ chỉ đọc
EPROM
Bộ nhớ PROM có
thể xóa được
Quá trình xóa có thể
thực hiện nhiều lần
Đắt hơn so PROM
nhưng có ưu điểm
do khả năng cập
nhật lại
EEPROM
Bộ nhớ PROM xóa
bằng điện
Có thể ghi vào bất cứ
thời điểm nào mà
không cần phải xóa dữ
liệu trước đó
Kết hợp ưu điểm của
sự bất biến và sự linh
hoạt của việc cập nhật
tại chỗ
Đắt hơn so với EPROM
Flash Memory
Trung gian giữa
EPROM và
EEPROM
Sử dụng cộng nghệ
xóa điện, không cho
phép xóa cấp độ
byte
Microchip được tổ
chức sao cho mỗi
đoạn (section) của
bộ nhớ được xóa rất
nhanh - “flash”
13
+
Tổ chức chip nhớ
Đường địa chỉ A0 An-1 2
n ô nhớ
Đường dữ liệu D0 Dm-1 độ dài ô
nhớ là m bit
Dung lượng nhớ = 2n x m
Đường điều khiển:
Tín hiệu chọn chip CS (chip select)
Tín hiệu điều khiển đọc RD/ OE
Tín hiệu điều khiển ghi WR/W𝐸
14
Bộ nhớ 16 Mb DRAM (4M x 4) n
15
Đóng gói chip
16
Tổ chức
bộ nhớ
256-KByte
17
• Bộ nhớ gồm nhiều
chip
• Tổ chức hệ thống
chip 1 bit
• 8 chip 256K x 1 bit
Tổ chức module 1MByte
18
+
Bộ nhớ xen kẽ
Bao gồm một tập hợp các chip DRAM
Một số chip được nhóm lại thành một memory bank
Mỗi bank có thể độc lập phục vụ một yêu cầu đọc, ghi bộ
nhớ
K bank có thể phục vụ K yêu cầu đồng thời tốc độ đọc,
ghi bộ nhớ tăng lên K lần
Nếu các từ liên tiếp của bộ nhớ được lưu trữ ở các bank
khác nhau, việc truyền một khối của bộ nhớ sẽ được tăng
tốc
19
Sửa lỗi
Lỗi cứng
Lỗi vật lý vĩnh viễn
Một hoặc nhiều ô nhớ không thể lưu trữ dữ liệu chính xác, bị kẹt ở
giá trị 0 hoặc 1 hoặc chuyển đổi thất thường giữa 0 và 1
Nguyên nhân:
Do tác động của môi trường khắc nghiệt
Lỗi sản xuất
Do hao mòn dần
Lỗi mềm
Sự kiện ngẫu nhiên, làm thay đổi nội dung của một hay nhiều ô nhớ
Không làm hỏng bộ nhớ
Nguyên nhân:
vấn đề về nguồn điện
Ảnh hưởng của các hạt phóng xạ
20
Chức năng mã sửa lỗi
21
+
Mã sửa lỗi
Hamming
+
Phát triển mã sửa lỗi 8 bit
Độ dài mã sửa lỗi bao nhiêu là đủ?
XOR(Kbefore, Kafter) = syndrome bit
Syndrome bit = 0 không có lỗi
Syndrome bit = 1 có lỗi
Syndrome word dài K bit, giá trị 0 2K-1
Điều kiện để sửa lỗi đơn: 2K-1 ≥ M+K
23
+ So sánh hiệu suất
DRAM Alternatives
Bảng 5.3 So sánh hiệu suất của một số DRAM Alternatives
24
+
Bố cục các bit dữ liệu và các bit kiểm tra
25
Tính toán bit kiểm tra
26
+
Mã Hamming SEC-DED
27
+
Tổ chức DRAM tiên tiến
Một trong những nút nghẽn hệ thống nghiêm
trọng nhất khi sử dụng các VXL tốc độ cao
chính là giao diện với bộ nhớ chính
Chip DRAM truyền thống bị hạn chế bởi cả
kiến trúc bên trong và giao diện của nó tới
bus bộ nhớ của bộ xử lý.
Một số cải tiến kiến trúc DRAM cơ bản:
Bảng 5.3 Performance Comparison of Some DRAM Alternatives
SDRAM
RDRAM
DDR-DRAM
28
SDRAM - DRAM đồng bộ
Một trong những loại DRAM được sử dụng
nhiều nhất
Việc trao đổi dữ liệu với bộ xử lý được đồng
bộ với tín hiệu đồng hồ bên ngoài và chạy ở
tốc độ tối đa của VXL/ bus bộ nhớ mà không
thiết lập trạng thái đợi (wait state)
Với việc truy xuất đồng bộ, DRAM chuyển dữ liệu
vào và ra dưới sự điều khiển của đồng hồ hệ thống
• Bộ xử lý và bộ điều khiển khác đưa ra lệnh và thông
tin địa chỉ được lưu trữ trong DRAM
• DRAM trả lời sau một số chu kỳ xung nhịp.
• Trong lúc đó bộ điều khiển có thể thực hiện các task
khác một cách an toàn trong khi SDRAM đang xử lý
29
SD
R
A
M
30
+
Quy ước chân SDRAM
Table 5.4 SDRAM Pin Assignments
31
+
Tổng kết SDRAM
Truy cập được đồng bộ với đồng hồ bên ngoài
Địa chỉ được gửi tới RAM RAM tìm kiếm dữ liệu (CPU phải
đợi ở DRAM thông thường)
Do SDRAM di chuyển dữ liệu theo thời gian đồng hồ hệ thống,
CPU biết khi nào dữ liệu sẽ sẵn sàng
CPU không phải chờ đợi, nó có thể làm việc khác
Chế độ Burst cho phép SDRAM thiết lập luồng dữ liệu và truyền
theo khối
Thanh ghi mode là tính năng quan trọng phân biệt SDRAMs với
các DRAM thông thường.
DDR-SDRAM gửi dữ liệu hai lần mỗi chu kỳ đồng hồ
32
+
Định thời đọc SDRAM
33
RDRAM
Phát triển bởi Rambus
Được Intel chấp nhận cho bộ vi xử lý Pentium và Itanium
Trở thành đối thủ cạnh tranh chính của SDRAM
Các chip được đóng gói theo chiều dọc với tất cả các chân ở 1
mặt
Trao đổi dữ liệu với bộ vi xử lý qua 28 dây, không dài quá 12 cm
Bus có thể đáp ứng được 320 chip RDRAM và thiết lập tốc độ
1.6 GBps
Bus chuyển thông tin địa chỉ và điều khiển sử dụng giao thức
hướng khối không đồng bộ
Lấy yêu cầu bộ nhớ qua bus tốc độ cao
Yêu cầu chứa thông tin địa chỉ, kiểu xử lý và số lượng byte
để xử lý
34
+
Cấu trúc RDRAM
35
+
SDRAM tốc độ dữ liệu gấp đôi –
DDR SDRAM
SDRAM chỉ có thể gửi dữ liệu một lần trong một chu kỳ
xung nhịp bus
DDR SDRAM có thể gửi dữ liệu hai lần trong một chu kỳ
xung nhịp, một ở sườn lên của xung, một ở sườn xuống
Được phát triển bởi JEDEC Solid State Technology
Association
36
Định thời
đọc DDR
SDRAM
+
Cache DRAM (CDRAM)
Được phát triển bởi Mitsubishi
Tích hợp một bộ nhớ cache SRAM vào một chip DRAM chung
SRAM trong CDRAM có thể được sử dụng theo hai cách:
Có thể sử dụng như một bộ nhớ cache thực sự bao gồm
một số line 64 bit
Chế độ cache của CDRAM hiệu quả với việc truy cập ngẫu
nhiên bộ nhớ
Có thể được sử dụng như một bộ đệm để hỗ trợ truy cập nối
tiếp vào một khối dữ liệu
38
+ Tổng kết
Bộ nhớ bán dẫn
Tổ chức
DRAM và SRAM
Các loại ROM
Chip logic
Đóng gói chip
Tổ chức module
Interleaved memory
Sửa lỗi
Lỗi cứng
Lỗi mềm
Mã Hamming
Tổ chức DRAM cải tiến
Synchronous DRAM
Rambus DRAM
DDR SDRAM
Cache DRAM
Chương 5
Bộ nhớ trong
39
+
Câu hỏi chương 5
5.1 Ô nhớ là gì? Các đặc điểm chính của ô nhớ bán dẫn là gì?
5.2 Hai trạng thái 0 và 1 được thể hiện như thế nào trong DRAM?
5.3 Khác biệt giữa DRAM và SRAM là gì?
5.4 So sánh DRAM và SRAM về các đặc tính như tốc độ, kích cỡ ô
nhớ và chi phí?
5.5 Kể 1 vài ứng dụng của ROM?
5.6 Phân biệt EPROM, EEPROM và bộ nhớ flash?
5.7 Giải thích chức năng của mỗi chân trong Hình đóng gói chip.
5.8 Bit chẵn lẻ là gì?
5.9 Syndrome trong mã Hamming là gì?
5.10 Điểm khác biệt giữa SDRAM và DRAM thông thường?
40
Các file đính kèm theo tài liệu này:
- kien_truc_may_tinh_ch05_bo_nho_trong_4704_1993032.pdf