Đồ án Sự phát triển của mạng quang

MỤC LỤC CHƯƠNG I: TỔNG QUAN 1.1 Sự phát triển của mạng quang 1.1.1 Sự phát triển của topo mạng Kiến trúc điểm - điểm là loại đơn giản của topo mạng. Các gĩi được truyền giữa các node quang, nhưng sự chuyển đổi quang điện tử được thực hiện ở mọi node. SONET/SDH là một ví dụ. Một lựa chọn khác cĩ ưu điểm hơn là sử dụng các topo mạng kiểu bus, vịng và sao. Hình1.1: Các topo mạngdạng Điểm - điểm, vịng, sao, lưới. Trong mạng WDM topo kiểu vịng được ưa dùng hơn. Topo kiểu mạng lưới cĩ nhiều ưu điểm hơn khi so sánh với các loại trước bởi vì dung sai cắt sợi tốt hơn, khi cĩ nhiều lựa chọn định tuyến. Thêm nữa, một node với tốc độ lưu lượng cao được nối với vài node, và một node với lưu lượng dữ liệu trên một node đơn chỉ cĩ thể nối với node đơn này. Đáng tiếc, một mạng topo dạng mạng lưới gặp nhiều khĩ khăn khi triển khai do yêu cầu phức tạp trong định tuyến và chuyển mạch. Mạng WDM đầu tiên xuất hiện giữa những năm 1990 là mạng kiểu điểm - điểm. Sau đĩ các phần tử tách-ghép được sử dụng và cuối những năm 1990 topo mạng kiểu vịng trở nên ưa dùng. Ngày nay đã sử dụng các mạng cĩ topo mạng kiểu mạng lưới. Một phần các mạng gĩi quang được thực hiện trong mơi trường phịng thí nghiệm. Chắc chắn các mạng gĩi thương mại sẽ theo sự phát triển giống như các mạng WDM trước đĩ. 1.1.2 Sự phát triển của dung lượng truyền dẫn Tốc độ phát triển của dung lượng truyền dẫn nhanh hơn trong các năm trước đây. Giữa thập niên 90 tốc độ tăng là 30% trên năm, ngày nay là 60%. Bảng mơ tả dự báo sự phát triển của tổng dung lượng và tốc độ bít người sử dụng. 1995 2000 2005 2010 Dung lượng tổng 20-40 Gbit/s 800 Gbit/s ³ 1Tbit/s Tốc độ bít người sử dụng POTS 64kbit/s ADSL 2-8Mbit/s Quang, ADSL 155Mbit/s 2,10,50 Mbit/s Quang, điện 622Mbit/s 100Mbit/s 1.1.3 Sự phát triển của mạng Mạng quang đầu tiên được thực thi cách đây hơn thập kỷ, nhưng sự khai thác thực tế của mạng quang lại liên quan với hiện tượng mới. Mạng sử dung cơng nghệ WDM sẽ tới đỉnh điểm của nĩ trong nửa cuối năm nhưng năm 2000. Sự phát triển vẫn tăng nhanh nếu như tốc độ phát triển của dung lượng vẫn tăng 60% trên năm. Hiện nay phương pháp ghép kênh phân chia theo bước sĩng (WDM) là cơng nghệ ghép kênh ưa chuộng nhất cho các mạng thơng tin quang, bởi vì mọi thiết bị đầu cuối sử dụng chỉ cần hoạt động tại tần số của một kênh WDM. WDM là một cách ghép, trong đĩ ta cĩ thể lợi dụng sự khơng đối xứng băng tần quang điện rộng lớn bằng cách yêu cầu mỗi đầu cuối của mỗi người sử dụng chỉ hoạt động tại tốc độ điện tử và các kênh ghép WDM từ các đầu cuối của người sử dụng khác sẽ được ghép vào trong cùng một cáp. Trong ghép kênh theo bước sĩng WDM, mỗi bước sĩng hỗ trợ một kênh thơng tin hoạt động tại bất kỳ tốc độ được thiết kế này. Ghép kênh phân chia theo bước sĩng (WDM) xuất hiện như một giải pháp được lựa chọn để cung cấp một cơ sở hạ tầng mạng nhanh hơn, đáp ứng được sự bùng nổ của Internet. Thế hệ đầu tiên của WDM chỉ cung cấp các liên kết vật lý điểm tới điểm được sử dụng hạn chế trong các trung kế WAN. Các cấu hình mạng WDM, WAN là các cấu hình tĩnh. Thế hệ thứ hai của WDM cĩ khả năng thiết lập các tuyến quang kết nối từ đầu cuối tới đầu cuối trong lớp quang sử dụng kết nối chéo lựa chọn bước sĩng WSXC. Các tuyến quang tạo ra một tơpơ ảo trên tơpơ sợi quang vật lý. Cấu hình bước sĩng ảo cĩ thể thay đổi động theo sự thay đổi quy hoạch mạng. Kỹ thuật sử dụng trong thế hệ WDM thứ hai bao gồm các thiết bị kết nối chéo và bộ tách ghép bước sĩng với khả năng chuyển đổi bước sĩng, định tuyến động và phân bố bước sĩng tại các node nối chéo. WDM thế hệ thứ ba được sử dụng trong các mạng quang chuyển mạch gĩi phi kết nối, trong đĩ các tiêu đề hay các nhãn được gắn với dữ liệu, truyền đi cùng với tải và được xử lý tại mỗi chuyển mạch quang WDM. Dựa trên tỷ lệ giữa thời gian xử lý tiêu đề gĩi và chi phí truyền dẫn gĩi, chuyển mạch WDM cĩ thể được sử dụng hiệu quả bằng cách sử dụng chuyển mạch nhãn hay chuyển mạch burst quang. Chuyển mạch gĩi quang vẫn đang trong giai đoạn nghiên cứu. Sự phát triển mạng của WDM được chỉ ra như hình vẽ . Thế hệ thứ 3 Thế hệ thứ 1 Thế hệ thứ 2 Chuyển mạch kênh WDM Chuyển mạch burst quang Chuyển mạch gĩi quang Các kênh tĩnh tới động Các đường ảo và lưu giữ và chuyển tiễp Hình 1.2 Sự phát triển mạng WDM WADM WAMP DCX WSXC(OCX) OPR OBS OLS Chuyển mạch kênh quang được sử dụng cho lưu lượng được tập hợp lại cĩ kích thước lớn, một kênh truyền sẽ được thiết lập trước và khơng thay đổi trong quá trình truyền dữ liệu. Chuyển mạch gĩi quang sử dụng cho các gĩi dữ liệu cĩ kích thước nhỏ. 1.2 Chuyển mạch quang Chuyển mạch là từ dùng để chỉ hai nghĩa khác nhau. Một là để định nghĩa tĩm tắt khái niệm chuyển mạch tức là thiết bị sử dụng chuyển mạch các tín hiệu từ các cổng đầu vào tới các cổng đầu ra. Hai là chuyển mạch chỉ một thiết bị với một vài thiết bị hoặc là một thiết bị phức hợp mà gồm khối điều khiển phức tạp, các bộ đệm đường dây trễ, các bộ lọc, các bộ chuyển đổi bước sĩng và các chuyển mạch đơn giản. Các chuyển mạch khơng gian và các bộ định tuyến bước sĩng là các thành phần cơ bản của một chuyển mạch quang. Một chuyển mạch khơng gian chỉ chuyển theo cách đơn giản các tín hiệu từ mỗi đầu vào tới một đầu ra. Cĩ một vài cách để thực hiện một chuyển mạch khơng gian nhưng lựa chọn tốt nhất là sử dụng các SOA (các bộ khuyếch đại quang bán dẫn). Như hình 1.3 mơ tả một chuyển mạch khơng gian. Hình 1.3: Chuyển mạch dựa trên cổng SOA. Chuyển mạch dựa trên cổng SOA N´N như mơ tả ở trên gồm N bộ tách 1´N, N2 cổng SOA và N bộ trộn 1´N. Nếu tín hiệu được chuyển tới đầu ra j, cổng j ở trạng thái mở và các cổng khác ở trạng thái đĩng. Tất cả các cổng cĩ cùng chỉ mục sẽ được kết nối tới một bộ trộn. Một bộ định tuyến bước sĩng cĩ thể được cấu hình trước hoặc khơng. Như hình 1.4 mơ tả bộ định tuyến bước sĩng khơng cấu hình trước. Mỗi tín hiệu từ đầu vào i với bước sĩng j luơn được truyền trực tiếp tới đầu ra k. Một ví dụ của bộ định tuyến lại này là AWGM. Một AWGM gồm hai coupler sao và một AWG giữa chúng. Coupler sao tách các tín hiệu từ các cổng đầu vào và đưa tới tất cả các lưới ống dẫn sĩng mà các lưới ống dẫn sĩng này cĩ độ dài khác nhau. Độ trễ tín hiệu phụ thuộc vào độ dài của ống dẫn sĩng và bước sĩng. Coupler sao thứ hai chỉ phối hợp theo cấu trúc các tín hiệu cĩ pha khác nhau tại một cổng đầu ra đơn. Mặc dù một bộ định tuyến bước sĩng khơng cấu hình trước khơng cĩ thuộc tính chuyển mạch thì vẫn được sử dụng rộng rãi trong các chuyển mạch gĩi quang định tuyến theo bước sĩng. Y tưởng chính để mọi gĩi được chuyển đổi đầu tiên thành một bước sĩng chính xác và sau đĩ truyền trực tiếp tới AWGM. Bởi vì AWGM chọn cổng ra của mỗi gĩi tuỳ thuộc cổng ra và bước sĩng, mỗi gĩi sẽ được chuyển tới cổng ra đã định. Hình 1.4: Bộ định tuyến bước sĩng. 1.2.1 Phân loại chuyển mạch quang Chuyển mạch cĩ thể được chia thành chuyển mạch điện và chuyển mạch quang. Các chuyển mạch điện cĩ thiết bị phát triển hơn chuyển mạch quang và việc thực thi chúng dễ dàng hơn. Chuyển mạch quang lại được chia thành: Chuyển mạch kênh quang. Chuyển mạch gĩi quang. Chuyển mạch burst quang. 1.2.1.1 Kỹ thuật chuyển mạch kênh quang Chuyển mạch kênh quang hoạt động theo kiểu định tuyến theo bước sĩng. Trong mạng chuyển mạch kênh quang, một đường dẫn bước sĩng riêng được thiết lập trong khoảng thời gian kết nối. Để một mạng chuyển mạch kênh hoạt động, một kênh sẽ được ấn định từ đầu tới cuối cho một kết nối. Kênh này sau đĩ chỉ được đăng ký phục vụ cho một kết nối. Hình 1.5 Mạng chuyển mạch kênh. Trong mạng chuyển mạch kênh trên đây yêu cầu nối giữa điểm A và B. Một kênh được thiết lập thơng qua các node R1, R3, R4 và R5. Ta cũng cĩ thể thành lập các tuyến liên kết khác giữa A và B. Giữa các node chuyển mạch cĩ thể cho phép nhiều kênh được thiết lập. Chuyển mạch kênh gồm cĩ 3 giai đoạn: Thiết lập kênh, truyền dữ liệu, và giải phĩng kênh. Thiết lập kênh: Đăng ký một bước sĩng cố định theo đường dẫn lựa chọn, mỗi liên kết trên đường dẫn được định hướng từ nguồn tới đích tương ứng của nĩ. Truyền dữ liệu: Dữ liệu được gửi trên một đường riêng. Khi phân phối điều khiển được sử dụng trong giai đoạn định tuyến, một khoảng thời gian yêu cầu giữa giai đoạn thiết lập và giai đoạn truyền dẫn là T, cĩ giá trị T=2p+delta (p là thời gian truyền một chiều), delta là tổng trễ xử lý do yêu cầu thiết thiết lập trên đường truyền). Dữ liệu trong chuyển mạch kênh khơng cần đệm ở các node trung gian do kênh chỉ sử dụng phục vụ cho việc truyền dữ liệu này tại thời điểm cụ thể. Giải phĩng kênh: Sau khi dữ liệu gửi đi tới đích, kênh truyền dẫn sẽ được giải phĩng. Đích gửi về nguồn một bản tin xác nhận. Các node trên đường truyền lần lượt được giải phĩng để phục vụ cho kết nối khác. Giữ liệu người dùng ACK Tín hiệu chấp nhận cuộc gọi Trễ xử lý Trễ đường truyền Yêu cầu cuộc gọi Hình 1.6 Tín hiệu trong chuyển mạch kênh. 1.2.1.2 Chuyển mạch gĩi quang Chuyển mạch gĩi quang là cơng nghệ tiếp theo được lựa chọn phục vụ cho việc truyền tải dữ liệu qua WDM. Hoạt động trong chuyển mạch gĩi: Các gĩi thơng tin được gửi đi trên tuyến thích hợp được lựa chọn bởi bộ định tuyến tại node khi gĩi đến. Trong chuyển mạch gĩi, mỗi gĩi cĩ một tiêu đề tương ứng mang thơng tin về gĩi cũng như địa chỉ của gĩi, và mỗi node chuyển mạch trong mạng (các bộ định tuyến) sẽ nhận thơng tin này và gửi đi trên tuyến thích hợp. Hình 1.7 Mạng chuyển mạch gĩi Hình vẽ 1.7 mơ tả một mạng chuyển mạch gĩi. Gĩi được gửi từ điểm C tới đích D. Một gĩi thơng tin rời C và được gửi đi trên tuyến R1 tới R3, sau đĩ từ R3 gửi tới R4 và tới D. Tuy nhiên gĩi cũng cĩ thể được truyền tới D theo hướng khác. Nếu việc truyền dẫn từ R1 tới R3 chậm hoặc bị mất, gĩi từ R1 sẽ được gửi tới R2, từ R2 tới R5 và cứ tiếp tục cho tới khi tới đích. Trong chuyển mạch gĩi, độ dài mỗi gĩi là Lp, cĩ thể cố định hoặc thay đổi từ giá trị nhỏ nhất Smin tới giá trị lớn nhất S max. Trường hợp gĩi cĩ độ dài cố định, một bản tin kích thước Lb sẽ được chia thành các gĩi nhỏ hơn cĩ kích thước giống nhau. Trường hợp gĩi cĩ độ dài khác nhau, bản tin được chia thành Lb/Smax gĩi và đệm chỉ cần thiết đối với gĩi nhỏ hơn Smin. Một đặc điểm chính của chuyển mạch gĩi là lưu giữ và chuyển tiếp. Tức là một gĩi cần phải được tập hợp đầy đủ tại một node nguồn và mỗi node trung gian trước khi nĩ được chuyển đi. Đặc điểm này sẽ dẫn đến gĩi phải trải qua một khoảng thời gian trễ tương ứng với Lb tại mỗi node, khi đĩ cần phải cĩ bộ đệm tại mỗi node trung gian của mạng cĩ kích thước nhỏ nhất là Smax. Mặc dù vậy với cơng nghệ hiện tại chưa thể thực hiện chuyển mạch quang một cách cĩ hiệu quả do: Chuyển mạch gĩi quang thường sử dụng cho trường hợp khơng đồng bộ. Ví dụ, các gĩi tới tại các cổng đầu vào khác nhau phải được xếp hàng trước khi truy nhập vào trường chuyển mạch. Tuy nhiên để ứng dụng cho trường hợp khơng đồng bộ là rất khĩ và chi phí cao. Một khĩ khăn nữa đối với chuyển mạch gĩi quang là sự thiếu vắng các bộ đệm quang. Đặc điểm chính của chuyển mạch gĩi là lưu đệm và chuyển tiếp. Đặc điểm này cần thiết để giải quyết vấn đề tranh chấp cổng đầu ra. Tuy nhiên hiện tại chưa cĩ các bộ đệm truy nhập quang ngẫu nhiên cần thiết để thực hiện lưu giữ và chuyển tiếp. Khĩ khăn nữa cho việc sử dụng chuyển mạch gĩi quang là thời gian yêu cầu để định cấu hình cơ cấu chuyển mạch quang. 1.2.1.3 Chuyển mạch burst quang Khái niệm chuyển mạch quang xuất hiện từ đầu những năm 1980. Gần đây, chuyển mạch burst quang được nghiên cứu trở lại và được biết đến như một giải pháp kế tiếp của chuyển mạch gĩi quang. Thực chất chuyển mạch burst quang được xem xét trong tầng quang đơn thuần như một mơi trường truyền dẫn trong suốt khơng bộ đệm cho các ứng dụng. Tuy nhiên khơng cĩ một định nghĩa tổng quát cho chuyển mạch burst quang. Sự bùng nổ lưu lượng mạnh mẽ trong mạng Internet, sự phát triển nhanh chĩng các lớp lưu lượng là những vấn đề quan trọng cần phải được xử lý. Để hỗ trợ cho việc sử dụng độ rộng băng cĩ hiệu quả, phương pháp truyền tải tồn quang cho phép đệm quang trong khi vẫn xử lý sự bùng nổ lưu lượng, và hỗ trợ cho việc cung cấp tài nguyên nhanh và truyền dẫn khơng đồng bộ các gĩi cĩ kích thước khác nhau cần phải được phát triển. Chuyển mạch burst quang (OBS) như một giải pháp cho sự truyền tải lưu lượng trực tiếp qua mạng WDM quang mà khơng cần bộ đệm. Chuyển mạch burst quang là phương pháp kết hợp cả hai kỹ thuật chuyển mạch kênh quang và chuyển mạch gĩi quang. Nĩ được thiết kế đạt được cân bằng giữa những ưu điểm của chuyển mạch kênh quang và nhược điểm của chuyển mạch gĩi quang. 1.3 So sánh 1.3.1 Giữa chuyển mạch kênh và gĩi Các mạng tồn quang hiện nay là các chuyển mạch kênh. Các mạng chuyển mạch gĩi quang vẫn đang tiếp tục nghiên cứu và trên thế giới chuyển mạch kênh quang là lựa chọn thích hợp hơn chuyển mạch gĩi quang. Nĩi cách khác, lưu lượng viễn thơng trong tương lai vẫn cịn tiếp tục bùng nổ. Trong bất cứ trường hợp nào, thì lưu lượng dạng gĩi sẽ ở mức lựa chọn cao hơn. Nếu tìm thấy một cách để thực hiện thương mại chuyển mạch gĩi quang, thì rõ ràng đĩ cĩ thể là một kỹ thuật tốt hơn. Tuy nhiên, chừng nào mà các thiết bị quang cũng như kỹ thuật chuyển mạch vẫn chưa đáp ứng được yêu càu thì chuyển mạch kênh vẫn là lựa chọn số 1. 1.3.2 Giữa chuyển mạch gĩi và chuyển mạch burst Ưu điểm của chuyển mạch gĩi là một gĩi bao gồm cả tiêu đề và tải gửi đi mà khơng cần thiết lập kênh và chúng chia sẻ các bước sĩng liên kết giữa các gĩi với các nguồn và các đích khác nhau. Tuy nhiên do cơ cấu lưu đệm và chuyển tiếp, mọi node đều phải xử lý tiêu đề của gĩi tới để xác định tuyến truyền của gĩi, vì vậy cần phải sử dụng bộ đệm tại các node. Chuyển mạch burst quang khơng cần phải cĩ bước sĩng riêng cho mỗi kết nối đầu cuối tới đầu cuối vì vậy ngay sau khi burst đi qua một tuyến liên kết thì bước sĩng sẽ được giải phĩng ngay. Khác với chuyển mạch gĩi, chuyển mạch burst khơng nhất thiết phải sử dụng các bộ đệm. Chuyển mạch burst quang là chuyển mạch hứa hẹn nhiều triển vọng, nĩ sẽ thay thế các chuyển mạch hiện tại, và sẽ mang tính thương mại cao hơn chuyển mạch gĩi quang, nĩ tránh được hai vấn đề chính là: Tốc độ chuyển mạch cao và bộ đệm quang. Nghẽn cổ chai trong mạng chuyển mạch gĩi quang khi xử lý tiêu đề gĩi tin trong trường chuyển mạch. Bởi vì dữ liệu được mĩc nối vào nhau bên trong các phần tử lớn hơn trong các mạng chuyển mạch burst, cĩ nhiều dữ liệu / tiêu đề hơn so với các mạng chuyển mạch gĩi. Trước tiên, là đạt được tốc độ dữ liệu cao hơn với cùng một tốc độ xử lý tiêu đề. hơn nữa, khơng cần thiết phải triển khai các bộ đệm quang phức tạp. Các burst cĩ thể được đệm trong miền điện tại cạnh của mạng thay cho bộ đệm tại mỗi node vì thời gian mao đầu đã được xử lý. Các trường chuyển mạch cĩ thể được triển khai mà khơng cần bộ đệm hoặc với một vài đường trễ để giải quyết xung đột. Chuyển mạch burst đã tránh được những vấn đề của chuyển mạch gĩi, và phù hợp cho yêu cầu lưu lượng hiện nay. Trong thời gian tới, chuyển mạch burst rõ ràng sẽ hấp dẫn hơn chuyển mạch gĩi quang, và trong cuộc đua đường dài chuyển mạch burst dường như là đối thủ mạnh nhất của chuyển mạch gĩi quang. CHƯƠNG II: CHUYỂN MẠCH GĨI QUANG 2.1 Giới thiệu chung Mạng với các thiết bị quang hiện đang cĩ triển vọng lớn trong việc cung cấp các ứng dụng đa phương tiện thời gian thực cao, vì nĩ cĩ khả năng truyền dẫn ở tốc độ cao hơn rất nhiều với độ tin cậy lớn hơn so với mạng điện thơng thường. Hiện nay, các liên kết quang đã thay thế cho cáp đồng trong rất nhiều mạng, tuy nhiên mạng quang theo đúng nghĩa mới chỉ được bắt đầu phát triển, nĩ bao gồm truyền dẫn quang, chuyển mạch quang và cả khả năng xử lí gĩi tin bằng cơng nghệ quang. Dưới đây sẽ nghiên cứu một kĩ thuật mới, hiện chưa được triển khai trên thực tế, song lại là một giải pháp cĩ rất nhiều ưu điểm, và cĩ khả năng đáp ứng được các yêu cầu của mạng thế hệ mới về mọi mặt, đĩ là "chuyển mạch gĩi quang". Chuyển mạch gĩi quang là kĩ thuật chuyển mạch gĩi được thực hiện bởi hồn tồn cơng nghệ quang thơng qua các thiết bị quang. Mạng chuyển mạch gĩi quang hồn tồn cĩ khả năng truyền tải mọi loại thơng tin, từ tốc độ bit thấp như thoại cho tới tốc độ bit cao là video rõ nét, và cĩ thể đáp ứng các yêu cầu khác nhau của mỗi loại dịch vụ cĩ về tốc độ bit, đặc tính, kiểu tốc độ (cố định hay thay đổi), độ chính xác thơng tin (như độ mất gĩi và tỉ lệ lỗi bit) và đảm bảo thời gian (độ trễ và jitter). Chuyển mạch gĩi quang cĩ thể đáp ứng mọi yêu cầu và ta cĩ thể phân loại các yêu cầu thơng tin của chuyển mạch đĩ là: Khả năng quản lí các loại tốc độ thơng tin khác nhau. Cĩ thể chuyển mạch đa phương hoặc quảng bá. Cĩ hiệu năng cao về độ trễ, khả năng thơng qua và tỉ lệ lỗi bit (BER) Hiện nay mạng chuyển mạch gĩi quang vẫn chưa hồn tồn quang, các tín hiệu đều cần chuyển đổi trở lại dạng điện trước khi chuyển mạch và xử lí. Như vậy, các ưu điểm lớn của thơng tin quang như tốc độ và hiệu quả vẫn chưa được phát huy cao do độ trễ vẫn lớn. Mạng chuyển mạch gĩi quang cĩ thể chưa được áp dụng vào cuộc sống trong một vài năm tới do giới hạn về cơng nghệ quang. Tuy nhiên với sự phát triển nhanh chĩng và rất nhiều các mơ hình nghiên cứu chuyển mạch gĩi quang, mạng viễn thơng sẽ cĩ thể áp dụng cơng nghệ này vào thực tiễn để đáp ứng được địi hỏi ngày càng cao của các dịch vụ người dùng. 2.2 Vai trị của mạng chuyển mạch gĩi quang Sự phát triển của các dịch vụ hiện cĩ và các dịch vụ mới băng thơng cao đã làm cho lưu lượng viễn thơng khơng ngừng tăng nhanh, và từ đĩ băng thơng yêu cầu cũng tăng lên ngày càng lớn. Bước đầu để đáp ứng băng thơng là sự triển khai hệ thống truyền dẫn WDM. Và bước tiếp theo, mạng thế hệ mới cần phải tận dụng được kĩ thuật WDM bằng cách thực hiện các chức năng quang trong điều khiển và quản lí các tín hiệu hàng megabit, như thế sẽ làm giảm sự phức tạp trong hệ thống điện và giảm giá thành. Sự nâng cấp mạng từ điện sang quang làm phát sinh vấn đề nghẽn cổ chai về khả năng thơng qua. Vấn đề này đã thấy được trên mạng đường trục kết nối chéo quang, và người ta cần sử dụng tầng chuyển mạch gĩi quang giữa tầng chuyển mạch điện và tầng truyền dẫn. Như vậy tầng chuyển mạch gĩi quang sẽ kết nối, lấp khe trống giữa tầng điện đang tồn tại và các kênh quang ở đường trục, đồng thời cho phép chuyển mạch gĩi nhanh các kết nối đổi tần ở tốc độ cao hơn nhiều so với tầng điện mà khơng ảnh hưởng trực tiếp lên kết nối chéo. Ta cĩ mơ hình phân tầng tham khảo như hình 2.1. Chuyển mạch gĩi quang Tầngtruyền dẫn quang TẦNG CHUYỂN MẠCH ĐIỆN Truy nhập Truy nhập ATM - ADM ATM - ADM Tầng gĩi quang OPS OPS OPS OPS OPS GĨI QUANG (MAN) OXC OXC OXC OXC Xen rẽ ATM điện ATM - ADM OPS OXC Kết nối chéo quang Hình 2.1: Mơ hình mạng phân tầng tham chiếu. Các xu hướng phát triển của các mạng viễn thơng chủ yếu phụ thuộc vào những yêu cầu của các dịch vụ tương lai. Qua thực tế người ta dự đốn mơi trường mạng sẽ biến đổi hồn tồn theo những xu hướng chủ đạo là: Lưu lượng internet trong đĩ thơng tin dữ liệu chiếm ưu thế. Sự phát triển kỹ thuật WDM dựa trên liên kết điểm - điểm sẽ tận dụng được băng thơng cũng như số lượng kênh bước sĩng và tốc độ bít trên một kênh. Mạng truyền tải WDM kết nối chéo quang cĩ độ linh hoạt cao. Các nghiên cứu cho thấy mạng chuyển mạch gĩi là mạng chủ đạo trong tương lai và cĩ thể đáp ứng được các yêu cầu dịch vụ, một trong số đĩ cĩ mạng chuyển mạch gĩi quang. Mạng chuyển mạch gĩi quang đã được nghiên cứu cách đây khoảng chục năm. Từ đĩ đến nay cĩ rất nhiều thay đổi, các thiết bị đã được cải thiện cũng như đặc tính lưu lượng cĩ nhiều biến đổi. Cĩ rất nhiều vấn đề chưa được giải quyết, song cơng nghệ quang đã bắt đầu cĩ những dấu hiệu trưởng thành. Mạng quang cĩ thể được trải rộng từ mạng đường trục với khoảng cách lớn tới mạng truy cập, và mạng đã càng ngày càng phức tạp hơn, hiệu quả hơn và độ tin cậy cao hơn trước đây. Chuyển mạch gĩi quang cĩ thể vẫn chỉ trong phịng thí nghiệm nhiều năm nữa, song với cơng nghệ phát triển ngày càng cao để đáp ứng cho các phương thức chuyển mạch hiện cĩ như chuyển mạch kênh quang, sẽ tạo bước xúc tiến cho mạng chuyển mạch gĩi quang ra đời. 2.3 Đặc tính lưu lượng của chuyển mạch gĩi quang 2.3.1 Đặc tính lưu lượng của chuyển mạch khơng cĩ chức năng tách - ghép 2.3.1.1 Mạng và kiến trúc chuyển mạch của hệ thống WDM Mạng gĩi quang WDM xác định ở đây được chỉ ra trong hình 2.2. Hình 2.2 : Chuyển mạch gĩi của hệ thống WDM Chuyển mạch gĩi quang chuyển dữ liệu giữa các mạng con như MAN, LAN.... Mạng giống với một mạng sao và N bước sĩng khác nhau, l1 .... lN-1,lN trên một sợi và các bước sĩng này được sử dụng để mang lưu lượng mạng. Kiến trúc chuyển mạch ATMOS và KEOPS với các cổng đầu vào kênh đơn được mơ tả. Ơ đây, thực hiện chung của một node chuyển mạch gĩi WDM được xác định như trong hình 2.3. lN l1 lN l1 M 1 l1…lN l1…lN l1…lN Vị trí Chuyển mạch khơng gian Tách bước sĩng Đổi bước sĩng khả chỉnh Đệm B vị trí l1…lN 1 M Hình 2.3: Khối chuyển mạch gĩi quang WDM. Phần đầu vào: Tại đây, khối tách kênh lựa chọn các gĩi đến ở N bước sĩng cố định l1, l2,…, lN và bộ chuyển đổi bước sĩng quang khả chỉnh (TOWC's) sẽ đánh địa chỉ các gĩi theo khơng gian trống trong bộ đệm đầu ra đường dây trễ. Khối chuyển mạch khơng gian khơng nghẽn (nonblocking) cĩ chức năng chuyển gĩi tới đầu ra yêu cầu cũng như đệm đầu ra đường dây trễ thích hợp. Khối đệm gĩi bằng các đường dây trễ. Như trên hình ta cĩ kích thước chuyển mạch là , trong đĩ B là số vị trí gĩi trong bộ đệm, N là số bước sĩng, M là số đầu vào và đầu ra, B/N là số lượng đường dây trễ. Các kết nối cuối B/N +1 từ chuyển mạch khơng gian qua bộ đệm tới đầu ra là một đoạn cáp cĩ chiều dài rất nhỏ. Đặt B/N+1 = a để nhấn mạnh rằng với số đường đường dây trễ cho trước, thì số vị trí gĩi B là bội số của N hay a là số nguyên. Kiến trúc này khơng thể hiện giao diện quang/điện đặt ngay sau bộ tách kênh ở đầu vào của chuyển mạch. Giao diện này được dùng để tách tiêu đề mỗi gĩi tìm đầu ra, sau đĩ xác định vị trí hay trạng thái hàng đợi để điều khiển bộ chuyển đổi bước sĩng cũng như trạng thái cổng ở chuyển mạch khơng gian. 2.3.1.2 ảnh hưởng của các bộ chuyển đổi bước sĩng khả chỉnh 1 Lưu lượng kiểu ngẫu nhiên Bộ biến đổi bước sĩng khả chỉnh TOWC (Tunable Optical Wavelength Converter) làm giảm rõ rệt số lượng đường dây trễ vì TOWC cho phép lưu chuyển nhiều gĩi quang ở nhiều bước sĩng khác nhau trên cùng một đường dây trễ. Mặc dù sử dụng TOWC cĩ thể làm đảo lộn thứ tự gĩi, song ta cĩ thể bỏ qua vì ảnh hưởng lên độ lưu thốt lưu lượng là rất nhỏ, ngay cả trong trường hợp xấu nhất. Hình 2.4 trình bày việc xử lí đệm trong trường hợp cĩ và khơng cĩ bộ biến đổi bước sĩng TOWC. l1 l1 l1 l1 TOWC TOWC l1 l2 l1 l2 Khơng chuyển đổi bước sĩng Cĩ chuyển đổi bước sĩng l1 l1 Gĩi 1: Gĩi 2: l1 l1 Gĩi 1: Gĩi 2: Hình 2.4: Xử lí đệm khi cĩ và khơng cĩ chuyển đổi bước sĩng . Cĩ thể minh họa tác dụng giảm số lượng đường dây trễ trên hình 3.5, mẫu lưu lượng đã được cơng nhận và đang được phát triển cho một số mơ hình khác. Xác suất mất gĩi tin 10-1 10-3 10-5 10-7 10-9 10-11 10-13 0 2 4 6 8 10 12 14 16 Khơng cĩ TOWC's (độc lập với N) N = 4 N = 8 Cĩ TOWC''s Hình 2.5: Xác suất mất gĩi tin khi cĩ và khơng cĩ TOWC's. Số đường dây trễ Đồ thị chỉ ra xác xuất mất gĩi với số đường dây trễ là B/N, trong đĩ B là số lượng gĩi tin lớn nhất cĩ thể lưu trên bộ đệm, N là số lượng bước sĩng. Trường chuyển mạch 16 x 16, tải 0,8 cho mỗi kênh trên N kênh đầu vào. Nếu khơng cĩ bộ biến đổi bước sĩng, hiệu năng là độc lập với N, hàng đợi cĩ thể coi như gồm N hàng riêng biệt và độc lập, mỗi hàng chỉ tương ứng với 1 bước sĩng, và các tính tốn chỉ cần đặt N=1. Khi cĩ bộ biến đổi, xác suất mất gĩi PLR được cải thiện khi số lượng bước sĩng tăng tức là khi N tăng, tổng số lượng kênh đầu vào và đầu ra cũng tăng do đĩ dung lượng chuyển mạch khơng gian tăng làm giảm tỉ lệ mất gĩi tin. Mặc dù số kênh đầu vào tăng, nhưng mỗi đầu ra cĩ thể nhận cùng tỉ lệ tải tin r độc lập với N, và do đĩ với cùng một tỉ lệ mất gĩi PLR mà độ sâu bộ đệm khơng đổi. Mặt khác nếu B/N cố định, thì độ sâu bộ đệm sẽ tăng theo N. Do vậy, xác suất mất gĩi giảm với số kênh bước sĩng khi TOWC's được sử dụng. Ta cũng cĩ thể so sánh như sau: với PLR = 10-10, N=4/ 8 nếu cĩ bộ chuyển đổi thì cần số đường dây trễ là 12/6, trong khi đĩ nếu khơng cĩ bộ chuyển đổi thì cần số đường dây trễ là 48. 2 Lưu lượng biến đổi đột ngột Mơ hình tính tốn cho lưu lượng biến đổi đột ngột đã được thực hiện và xác nhận. Các tính tốn cơ bản khi áp dụng trên đơn kênh, đã chỉ ra rằng tải chấp nhận được thấp hơn nhiều khi so sánh với lưu lượng ngẫu nhiên. Tuy nhiên, với hệ thống WDM thì vấn đề này cũng được giản quyết như trường hợp tải ngẫu nhiên. Hình 2.6 (a) mơ tả số lượng đường dây trễ giảm nhờ cĩ TOWC's trong chuyển mạch gĩi WDM với tỉ lệ mất gĩi tin PLR = 10-10. 25 21 17 13 9 5 1 0,0 0,2 0,4 0,6 0,8 1,0 Tải trên mỗi kênh Số đường dây trễ Khơng đổi bước sĩng Cĩ đổi bước sĩng N = 2 N = 4 90 80 70 60 50 40 30 20 10 0,0 0,2 0,4 0,6 0,8 1,0 Tải trên mỗi kênh N.a N = 2 N = 4 N = 1 Hình 2.6: Số đường dây trễ yêu cầu. (a) (b) Ta thấy rất rõ số lượng đường dây trễ giảm khi số bước sĩng tăng lên. Một điểm quan trọng khác là cấu hình chuyển mạch khơng gian gần như khơng đổi, được minh họa trong hình 3.6(b) giữa đối với tải tin, trong điều kiện chuyển mạch 4 x 4 ứng với số kênh bước sĩng là 1, 2 & 4. Do đĩ, khả năng thơng qua được tăng khi tăng số kênh bước sĩng mà khơng cần tăng số cổng. Gọi burstness là số gĩi thành cơng trung bình từ nguồn lưu lượng. Nếu burstness tăng thì số đường dây trễ cũng cần tăng. Nếu giữ số đường dây trễ khơng đổi thì tỉ lệ tải cĩ thể giảm khi burstness tăng. Đối với chuyển mạch 4 x 4, số đường dây trễ khơng đổi bằng 7, hình 2.7 chỉ ra vai trị quan trọng của TOWC khi tốc độ kênh là10 Gb/s. 1,0 0,8 0,6 0,4 0,2 0,0 1.0 1,5 2,0 2,5 3,0 3,5 4,0 Tải cho phép Burstiness , b N = 2 N = 4 Cĩ TOWC's Khơng cĩ TOWC's Hình 2.7 : Đồ thị tải kênh lớn nhất với số burstiness. Nếu khơng cĩ TOWC, thì tỉ lệ tải trên mỗi kênh là hàm số của burstness, khả năng thơng qua (N.M.r) là 160 Mb/s, M là số lượng đầu vào/đầu ra. Nếu cĩ TOWC, khi bustness tăng thì tỉ lệ tải lớn hơn nhiều, khả năng thơng qua lên tới 60 Gb/s. 2.3.2 Đặc tính lưu lượng của chuyển mạch với chức năng tách ghép Như mơ tả trong hình 3.8, các node chuyển mạch gĩi tách ghép được sử dụng từ cấu trúc của node mạng con hoặc phân chia thì nhận được các mạng khác nhau ví dụ MAN, WAN. Kiến trúc chuyển mạch gĩi cũng được chuyển đổi trực tiếp thành chuyển mạch tách ghép bằng cách dành ghép một số đầu vào và tách ở phía đầu ra. Tuy nhiên, cĩ vài điểm khác nhau trong kiến trúc xuất hiện như trình bày dưới đây. Ví dụ một mạng sử dụng chuyển mạch tách ghép là Shufflenetwork như chỉ trong hình 2.8. Hình 2.8: Chuyển mạch tách ghép Shufflenetwork Hình vẽ mơ tả Shufflenetwork WDM thơng thường với 8 node chuyển mạch tách ghép. Mạng gồm node chuyển mạch 2´2 ( khơng tách ghép) và cĩ hai cột (cột cuối khơng tính khi nĩ là mơ hình của cột đầu tiên). Chú ý tới các Shufflenetwork tổng quát (được tổng quát hố của Shuffle hồn hảo) xây dựng từ các chuyển mạch M´M và k cột thì gồm k.Mk node. Điều đĩ chỉ ra Shufflenetwork ít tính modul ví dụ với M = 4 thì số node là 32 khi k = 2 và 192 khi k = 3. Tính modul nhận được bằng cách thêm cột vào Shufflenet chuẩn nghĩa là cĩ k và M thì khi thêm cột thì nhận được tổng số node là (k + c). M k. Với mạng trong hình 12 đã được thêm vào một cột và cĩ số node là 12. Kiểu kết nối theo hình trụ của Shufflenetworks nhận được sự phối hợp địa chỉ theo cách thơng thường, cho phép khả năng tự định tuyến và lựa chọn định tuyến trả lời từ tắc nghẽn và lỗi mạng. Hơn nữa, vấn đề quan trọng của đặc tính lưu lượng sẽ trình bày ở sau. Các mạng đĩ đảm bảo số lượng nhỏ các hop giữa các node thu và phát. Trước khi truyền sự mơ tả, phân tích rất quan trọng để xác định mạng và kích cỡ chuyển mạch ưa thích. Mạng nội hạt và mạng trung tâm ít khi cĩ hơn 250 node. Tham khảo mạng RAINBOW II , nĩ như một WDM MAN, gồm 32 node hoạt động tại 800Mb/s trong khi mạng STARNET (như LAN) hỗ trợ tới gần 200 node, cĩ tốc độ 1Gb/s hoặc 80 node tại tốc độ 2,5 Gb/s. Thơng qua các ví dụ đĩ chúng chỉ ra kích cỡ mạng ưa dùng. Liên quan tới kích cỡ của các chuyển mạch gĩi tách ghép quang, kích cỡ quan trọng do nĩ được giữ ở mức độ tương đối thấp, tức là 2´2 (M = 2), 4´4 (M = 4), 8´8 (M = 8), để đảm bảo như là số bước sĩng yêu cầu được hoạt động và cũng chắc chắn mức độ phức tạp của thực thể mạng thấp. Một kiến trúc chung của chuyển mạch gĩi tách ghép quang như hình 2.9. Hình 2.9: Chuyển mạch tách ghép gĩi quang. Tại mỗi M đầu vào các gĩi đến từ các node mạng khác nhau trong khi các đầu vào cịn lại Nadd để sử dụng cho lưu lượng nội hạt. Tại các bộ ghép kênh đầu vào mạng sẽ lựa chọn các gĩi đến tại N bước sĩng, l1 .... lN-1,lN trong khi đĩ Nadd các kênh mang các gĩi được ghép lưu lượng nội hạt. Tiếp theo, các bộ chuyển bước sĩng khả chỉnh được sử dụng để đánh điạ chỉ khơng gian trống trong các bộ đệm đầu ra đường trễ sợi . Một chuyển mạch khơng gian được sử dụng để truy cập các đường trễ sợi quang và để định tuyến các gĩi tới các đầu ra thích hợp. Một gĩi phải bị tách ra để định tuyến tới đầu ra tách sau đĩ thực hiện chuyển đổi quang thành điện và bộ đệm điện (các đầu ra khác được tham chiếu như các đầu ra của mạng). Chú ý rằng trong nguyên lý bộ đệm tại đầu ra tách cĩ thể là quang và được thực hiện như một bộ đệm WDM. 2.3.2.1 Lưu lượng của mạng chuyển mạch gĩi tách- ghép WDM Để cĩ được sự nhận dạng các kiến trúc chúng ta cần tiếp tục phát triển một kiểu lưu lượng để tính tốn cho các bộ chuyển đổi bước sĩng, WDM và quan trọng là số các hop giữa các node. Sự phân tích kiểu lưu lượng được dựa trên kiểu chuyển mạch gĩi WDM . Phải chỉ ra được những gì đã xem xét trong Shufflenetworks, kiểu ứng dụng với bất cứ mạng gĩi tách ghép nào cung cấp theo giả thuyết : Tất cả các đầu vào phát ra tải trọng lưu lượng như nhau radd và lưu lượng thừa nhận được phân phối một cách ngẫu nhiên. Tồn tại một thuật tốn mặc dù lưu lượng trên mỗi kênh cĩ sự phân phối giống nhau và mang đi tải trọng radd trung bình giống nhau. Mỗi gĩi được phát cĩ xác xuất tới đích giống nhau cho bất kỳ node nào trong mạng chẳng hạn 1/ (Nnodes – 1) nếu số node trong mạng là Nnodes. Nếu giả sử lưu lượng được phân phối một cách ngẫu nhiên. Vẫn cịn lưu lượng burstiness trong lớp gĩi quang khi so sánh với lớp chuyển mạch ATM bằng điện thường thấp vì vậy giải thích cho giả định. Với liên quan tới giả thuyết thứ hai, chỉ ra sự phối hợp định tuyến thích ứng đơn giản cho điều khiển tắc nghẽn ở mạng sĩng ánh sáng đa hop Shufflenet mà ở đĩ giả sử đúng nếu thuật tốn định tuyến thích ứng được thực hiện với Shufflenetwork. Luồng lưu lượng ra chẳng hạn của bộ đệm tách điện được biểu thị bởi radd và do đĩ giá trị lưu lượng khởi tạo được đưa đến đích như chỉ trên hình 3.10. Với radd cĩ nghĩa là tải trọng trên đầu vào ghép, tồn bộ gĩi mất trên mạng sẽ là , vì vậy nhiệm vụ để từ kết quả rdrop thu được giá trị của radd . Thơng lượng của các hàng đợi mạng (tất cả các hàng đợi khác nhiều hơn hàng đợi tách) là N - rol với rol là số trung bình của số bước sĩng được sử dụng. Với giả định ở trên , tải trọng trung bình của mỗi kênh đầu vào N.M là (N - rol)/ N. Tải trọng này cũng là tải trọng của mỗi kênh tại các đầu vào mạng của chuyển mạch rnet (xem hình 2.10), khi giả định tải trọng trên mỗi kênh trong mạng bằng nhau. Hình 2.10: Các tham số lưu lượng của node chuyển mạch tách ghép quang. Để sử dụng kiểu hàng đợi mơ tả trong kiến trúc chuyển mạch gĩi WDM và sự phân tích ảnh hưởng của các bộ chuyển đổi bước sĩng khả chỉnh lên hiệu năng, mà được ứng dụng cho hàng đợi đầu ra WDM quang, việc xử lý gĩi đến tới mỗi hàng đợi mạng phải được tìm thấy. Cĩ hai điều kiện: các gĩi từ N.M kênh khởi nguồn từ các đầu vào mạng. các gĩi từ Nadd kênh khởi nguồn từ các đầu vào ghép. Nếu số trung bình các hop giữa các node là E sau đĩ xác xuất của một gĩi từ đầu vào mạng tới các đầu ra là . Cụ thể tại một đầu ra, xác xuất của một gĩi chọn được đầu ra là . giả thiết rằng các gĩi bằng nhau và tới M đầu ra cĩ xác xuất bằng nhau. Bằng cách ấy, xác xuất cnet,j của j gĩi đến: . . (1) Biểu thức cuối cùng là số trung bình của các gĩi đến. Như thế, các gĩi đến từ các đầu vào ghép Nadd tới hàng đợi đầu ra mạng cĩ tải trọng là radd /M và xác xuất cadd,i của i gĩi đến từ các đầu vào đĩ là: . (2). Phối hợp với biểu thức ở trên, xác xuất cl của tổng số l gĩi đến : . (3). Tính tốn tổng cho các điều kiện kèm theo và cơng thức ở dưới nhận được số gĩi trung bình truyền cho bộ đệm của một đầu ra. Số gĩi đến hàng đợi tách thì giống với mơ tả trong nối chéo tồn quang cho mạng truyền tải quang đa bước sĩng dung lượng cao, chỉ khác xác xuất được thay bởi vì vậy xác xuất cdrop,p của p gĩi tách là: (4). Với các xác xuất nhận được từ tính tốn ở trên, xác xuất phát cho số gĩi trong hàng đợi quang cĩ thể tìm thấy tuỳ thuộc vào cách mơ tả trong 3.3.1.2 và PLR cĩ thể được tính tốn. Với một trong các phương pháp tính đĩ chúng ta cĩ thể tính tốn rdrop và sau đĩ là PLR cho cả mạng.Tuy nhiên, các phương pháp đĩ đầu tiên cần tìm được giá trị rnet. Tĩm tắt lại vấn đề đối với hàng đợi: Trong mỗi bước, một giá trị mới cho thơng lượng của hàng đợi mạng được tìm thấy bằng cách tính tốn PLR cho các hàng đợi đĩ. 2.3.2.2 Thuật tốn định tuyến và kiểu kiểm tra Sự chính xác của kiểu phân tích thì đã được kiểm tra với hai kích cỡ khác nhau của Shufflenetwork. Tuy nhiên, trước khi mơ tả kết quả cần giải thích về thuật tốn định tuyến sử dụng. Thuật tốn định tuyến phải kết nối các node mà tài nguyên mạng được tận dụng tốt nhất và trễ đầu cuối là nhỏ nhất. Để giữ trễ thấp nhất chỉ cĩ cách sử dụng kênh ngắn nhất tức là các kênh mà sử dụng số lượng các hop ít nhất. Cũng cần chú ý trong một vài trường hợp sử dụng các kênh lớn hơn cĩ thể cải thiện được đặc tính lưu lượng. Trong các kiểu mơ phỏng, hai thuật tốn định tuyến được xem xét. Thuật tốn hữu dụng nhất là thuật tốn cĩ nhiều hơn một đường ngắn nhất giữa hai node. Thuật tốn đầu tiên chọn các đường một cách đều đặn. Thuật tốn thứ hai rắc rối hơn và liên quan chặt chẽ với định tốn thích ứng đơn giản để điều khiển tắc nghẽn trong mạng sĩng ánh sáng đa hop Shufflenet. Dựa vào tình hình lưu lượng truyền , các gĩi được định tuyến dọc theo đường nơi cĩ trễ hàng đợi lớn nhất trên một node thuộc về đường ngắn nhất (xem hình 3.11). Phương pháp này giống với thuật tốn định tuyến lớn nhất – nhỏ nhất. hình 2.11 : Thuật tốn định tuyến lớn nhỏ Trong mơ phỏng đầu tiên chỉ thuật tốn định tuyến tiên tiến được sử dụng. Kết quả được thể hiện trong hình 2.12(a), mà đem lại PLR ngược với tải trọng cung cấp, radd . Mạng Shufflenetwork 8 node xây dựng từ các chuyển mạch 2´2 với một kênh bước sĩng trên sợi N= 1 và ở đĩ một kênh được ghép vào node, Nadd = 1. Gĩi mất trên tồn mạng cũng như trên hàng đợi mạng cho một chuyển mạch đơn tầng thì cùng được xem xét. Chú ý với kích cỡ bộ đệm trong hàng đợi mạng là ba gĩi trong khi bộ đệm điện với hàng đợi tách cĩ thể lưu giữ 128 gĩi. Kích cỡ bộ đệm này được chọn bởi vì một hàng đợi tách lớn hơn 100 đảm bảo xác xuất mất gĩi dưới 10-10 với tải trọng tách là 0,9. Để kiểm tra kiểu mơ phỏng trong mạng lớn hơn và so sánh với các thuật tốn định tuyến. Hình 2.12 (b) chỉ ra kết quả cho Shufflenet 24 node với cả hai ưu điểm và sự phối hợp định tuyến lần lượt . (a) (b) Hình 2.12: Xác xuất mất gĩi trong các hàng đợi mạng. Để kết thúc sự mơ phỏng bằng việc mơ tả khái niệm đặc tính lưu lượng của các mạng chuyển mạch tách ghép gĩi và được sử dụng dưới sự phân tích các tiêu điểm của WDM với việc sử dụng các bộ chuyển đổi bước sĩng khả chỉnh. Với sự phân tích này ba sự kiện cơ bản cho các kiến trúc chuyển mạch gĩi tách ghép 2´2 với hai kênh bước sĩng trên sợi được mơ tả như hình 2.13. (a) (b) (c) Hình 2.13: Các cấu hình kiến trúc chuyển mạch gĩi từ các phần tử tách ghép 2´2. Giả sử tổng tải trọng ghép là 0,8. Hình 3.13 (a) là kiến trúc cĩ các bộ chuyển đổi bước sĩng trên tất cả các đầu vào. Trong trường hợp chỉ cĩ một kênh bước sĩng được sử dụng để mang tồn bộ tải. Hình 3.13(b) khơng sử dụng các bộ chuyển đổi bước sĩng khả chỉnh. Vì vậy yêu cầu hai kênh ghép. Nadd=2, mỗi kênh mang một nửa tải . Cuối cùng hình 2.13(c) chỉ ra chỉ một bộ chuyển đổi bước sĩng trên đầu vào ghép. Trong trường hợp này cĩ nhiều ưu điểm, chỉ một đầu vào ghép, Nadd=1 yêu cầu mang đi tải 0,8. 2.4 Bộ đệm trong chuyển mạch gĩi quang 2.4.1 Các kỹ thuật đệm Trước khi xem xét các kiến trúc chuyển mạch với các cách đệm khác nhau, cần xem xét các phương pháp xác định hiệu năng quang, vì đây là một cơng việc rất quan trọng để xác định mơ hình chuyển mạch với kiểu đệm nào cĩ khả năng ứng dụng trong thực tế. Tham số tỉ lệ lỗi bit BER (Bit Error Rate) là một trong các tham số hiệu năng rất quan trọng, khơng những trong hệ thống chuyển mạch mà cịn trong rất nhiều các hệ thống khác như các hệ thống truyền dẫn. BER của mỗi cấu hình được xác định bằng việc phân tích các mơ hình và được định lượng nhờ máy tính. Nhiễu và xuyên âm đều được lấy mẫu, nhiễu giao thoa cĩ thể bỏ qua (vì nhỏ hơn 60 dB so với tín hiệu). Hệ số tăng ích của mỗi kiến trúc chuyển mạch đều được chỉnh bằng 0, và sử dụng một hay một số tầng khuyếch đại thêm bên ngồi để thuận tiện tính tốn. Giả thuyết rằng suy hao trên đường dây trễ cĩ thể bỏ qua. Để chứng minh giả thuyết hãy giả sử thiết kế đệm được 250 gĩi tin hoạt động ở tốc độ 10 Gb/s. Nếu tế bào ATM được đệm thì bộ đệm phải lưu 53x8x250 = 106.000 bit. Vì mỗi bit kéo dài 0,1 ns nên độ trễ là 10,6 ms, như vậy độ dài đường dây trễ là 2,12 km. Với suy hao quang thơng thường thì mỗi đường dây trễ như vậy sẽ khơng ảnh hưởng tới mơ hình, do đĩ suy hao trên đương dây trễ cĩ thể bỏ qua. Ngồi ra cũng cĩ thể bỏ qua sự thay đổi độ dài đường dưới tác động nhiệt độ, vì mỗi đường dây trễ đều cĩ bộ ổn định nhiệt. Tiêu chí cần đạt được là BER =10-14, vì giá trị BER này sẽ đảm bảo được lỗi đường truyền và BER hợp lí ở liên kết đầu cuối. Trong chuyển mạch điện, BER cũng đạt được gần như bằng khơng, nên các cơng nghệ quang mới nhất cũng phải đáp ứng được chỉ tiêu hiệu năng này. Các bộ khuyếch đại quang bán dẫn (SOA's) được sử dụng để chuyển mạch và khuyếch đại, phát sinh thêm nhiễu cộng tự phát, điều này rất bất lợi và cũng được xét trong mơ hình tính tốn. Nguồn nhiễu này đã làm giới hạn kích thước mỗi chuyển mạch và số lượng chuyển mạch cĩ thể ghép tầng. Ngồi ra, các thiết bị như bộ kết hợp và AWG (sử dụng để định tuyến theo bước sĩng) cũng sinh ra nhiễu xuyên kênh nên làm suy giảm tín hiệu, và trong trường hợp xấu nhất là trùng với bước sĩng và trạng thái phân cực của tín hiệu. Nĩi chung, mọi tính tốn đều dựa trên một số giả thiết sau: Bộ khuyếch đại quang bán dẫn (SOA) cĩ hệ số khuyếch đại đều trong băng tần làm việc. Tín hiệu đầu vào tới SOA nằm ở tần số trung tâm của băng tần bộ khuyếch đại. Thành phần điều hồ thứ hai trong SOA cĩ thể bỏ qua khi lấy đạo hàm. Khơng cĩ hiện tượng bão hồ trong SOA do nhiễu tự phát, nhưng cĩ hệ số khuyếch đại bão hồ do tín hiệu vì tín hiệu lớn hơn nhiễu rất nhiều. Bộ biến đổi bước sĩng khả chỉnh khơng gây suy hao, và điều này cĩ thể đạt được trong thực tế. Các bộ biến đổi bước sĩng khả chỉnh khơng sinh nhiễu cộng, vì mặc dù cĩ nhiễu cộng, nhưng chúng lại cải thiện dạng tín hiệu nhờ hiệu ứng truyền đạt phi tuyến. Ảnh do bộ lọc AWG khơng quan trọng, chúng được coi như gây suy hao 2 dB khi tín hiệu tới đầu ra chính xác, và 37 dB (2dB +35dB) khi tín hiệu bị sai đầu ra. AWG gây nhiễu xuyên kênh nhỏ hơn 35 dB so với tín hiệu. Laser hoạt động với tần số ổn định. Sợi dịch tán sắc được sử dụng làm đường dây trễ để tránh ảnh hưởng tán sắc. Tỉ lệ suy hao đầu vào là 20 dB. Mỗi bộ chia thụ động 1´N hay bộ kết hợp thụ động N´1đều cĩ suy hao là (2 dB là hệ số quá nhiễu), do đĩ suy hao cĩ mối quan hệ trực tiếp với số lượng đầu vào và đầu ra. Mỗi SOA cĩ hệ số suy hao 6 dB và cơng suất bão hồ là 10 dB. Suy hao khi coupler kết hợp với SOA là 2 dB. Tỉ lệ suy hao trong SOA là 60 dB. Mỗi bộ khuyếch đại EDFA cĩ hệ số suy hao là 5 dB. 2.4.1.1 Bộ đệm đầu ra Cấu trúc đệm đầu ra gồm một trường chuyển mạch và một bộ đệm ở đầu ra của trường chuyển mạch như hình 3.14. Trong một khe thời gian, các gĩi tới cùng một đầu ra đều được đưa vào bộ đệm đồng thời một cách thích hợp. Nếu bộ đệm đã đầy thì các gĩi đến tiếp theo sẽ bị loại và xảy ra mất gĩi. Xác suất mất gĩi thường là từ 10-10 tới 10-11 tuỳ thuộc từng loại ứng dụng. 1 2 3 N N 1 2 N N Chuyển mạch khơng gian Hình 2.14: Chuyển mạch gĩi đệm đầu ra Nếu chọn kích thước bộ đệm tuỳ ý thì sẽ khơng cĩ sự mất gĩi song ta đã khơng tính đến độ trễ gĩi cũng như hiệu năng chuyển mạch. Trễ gĩi xảy ra do tranh chấp khi cĩ nhiều gĩi muốn tới cùng đầu ra ngay lập tức. Độ trễ được tính là độ trễ trung bình thống kê ở một bộ đệm. Các phân tích, tính tốn độ trễ thường dựa trên kiểu lưu lượng Bernoulli hay lưu lượng đều, tức là các biến cố là độc lập, cĩ xác suất khơng đổi, đồng thời sự phân bố lưu lượng ở đầu ra là như nhau. Cách phân tích này tuy cĩ hạn chế vì lưu lượng trên thực tế là khơng đều, mang tính chất bùng nổ (cĩ thời điểm rất lớn), song lại dễ phân tích và dễ so sánh tương quan giữa các loại cấu hình đệm khác nhau, do đĩ ta chọn kiểu lưu lượng này để phân tích. 2.4.1.2 Bộ đệm chia xẻ Đây là một dạng của đệm đầu ra, song mọi bộ đệm trên từng đầu ra đều dùng chung một vùng RAM (bộ nhớ truy nhập ngẫu nhiên). Như vậy giới hạn khả năng đệm được tính là tổng số gĩi trên tồn bộ đệm RAM. Đây là phương thức phổ biến trong chuyển mạch ATM, thực hiện theo kiểu truy nhập bộ nhớ ngẫu nhiên điện. Nĩ khơng cĩ khả năng thực hiện dạng bằng quang, vì khơng cĩ bộ nhớ bằng quang tương đương, và do sự phức tạp của chuyển mạch. Tuy nhiên, nhiều chuyển mạch gĩi quang cĩ thể nĩi đã sử dụng bộ đệm chia xẻ khi cạnh tranh với bộ đệm đầu ra, các đường trễ được chia xẻ giữa các bộ đệm đầu ra. 2.4.1.3 Bộ đệm vịng Nếu nhiều gĩi ở nhiều đầu vào cùng tới một đầu ra, khi đĩ chỉ một gĩi được truyền qua, cịn lại đều được truyền qua vịng hồi tiếp như hình 2.15. Chuyển mạch khơng gian Trễ một khe thời gian Hình 2.15: Chuyển mạch quay vịng STARLITE. Mỗi một lần quay vịng sẽ làm trễ thời gian tương ứng một gĩi, tức là là mỗi một vịng cho độ trễ một gĩi. Ví dụ một chuyển mạch 64´64với xác xuất mất gĩi 10-10, tải trọng 0.8 thì yêu cầu sử dụng 237 vịng lặp hồi tiếp. Khi thực hiện bằng vịng lặp với một độ trễ khi đĩ cần nhiều vịng lặp, hoặc cĩ thể dùng một vịng cĩ độ trễ khác nhau. 2.4.1.4 Bộ đệm đầu vào Cấu trúc đệm đầu vào gồm cĩ một trường chuyển mạch khơng gian và một bộ đệm ở đầu vào như hình 2.16. Chuyển mạch khơng gian 4 1 2 2 2 1 4 3 1 2 1 4 Hình 2.16: Chuyển mạch đệm đầu vào, cĩ HoL Hình vẽ chỉ ra một chuyển mạch khơng gian với các bộ đệm trên các đầu vào. Kiểu đệm gĩi này rất hay được sử dụng trong chuyển mạch gĩi điện vì nĩ cĩ khả năng đồng bộ các gĩi tin ở đầu vào, tuy nhiên cũng cần giải quyết hiện tượng tắc nghẽn đầu vào HoL (head_ of _ line), giới hạn thơng lượng lớn nhất là 58% cho lưu lượng hợp nhất . Ví dụ như gĩi thứ hai trong hàng đợi thứ ba yêu cầu tới đầu ra 3 nhưng nĩ bi dữ lai do đầu gĩi thứ nhất bị nghẽn Trên đây là bốn kiểu đệm chính trong kĩ thuật chuyển mạch, tuy trong thực tế các thiết kế thường kết hợp các kiểu đệm này với nhau, cĩ thể là đệm đầu vào kết hợp với đệm đầu ra. 2.4.2 Chuyển mạch đơn tầng 2.4.2.1 OASIS Hai loại OASIS sẽ được xét về hiệu năng, khả năng modul và khả năng mở rộng mà một loại cĩ coupler thụ động liên kết với bộ lọc để cung cấp chức năng định tuyến, loại thứ hai sử dụng thiết bị AWG để giảm suy hao. OASIS là mơ phỏng của đệm đầu ra, độ đệm gĩi hay số khe thời gian đệm giống như đệm đầu ra, và được định hướng chính xác tới đầu ra. Trước hết ta sẽ mơ phỏng tĩm tắt đệm đầu ra, sau đĩ sẽ mơ tả về chuyển mạch OASIS. Mơ phỏng đệm đầu ra Chuyển mạch được cấu hình để mỗi gĩi đầu vào cĩ thể trễ từ 0 tới b khe thời gian. b là độ sâu của mỗi bộ đệm đầu ra. Tại một thời điểm, nếu khơng cĩ tranh chấp đầu ra, gĩi sẽ được chuyển tới đầu ra yêu cầu ngay lập tức. Để mơ phỏng ta dùng N bộ đếm (N là số lượng đầu vào và đầu ra), mỗi bộ đếm liên kết với 1 đầu ra của chuyển mạch để tính tốn độ trễ gĩi. Mỗi bộ đếm sẽ điều khiển một số gĩi trong bộ đệm đầu ra ảo cĩ nguyên tắc truy nhập "vào trước ra trước" FIFO (First In First out), giá trị bộ đếm giảm một khi một gĩi tin ra khỏi và tăng một khi cĩ một gĩi tin tới. Mỗi gĩi tin sẽ được chuyển ra tại một khe thời gian mới trừ khi bộ đệm rỗng. Nếu nhiều gĩi muốn tới cùng một đầu ra ở một khe thời gian thì chúng sẽ được đăng kí một độ trễ và được chuyển lần lượt tới bộ đệm. Tổng độ trễ tính bằng khe thời gian được thống kê là giá trị bộ đếm đầu ra. Khi bộ đếm hiện giá trị là b thì gĩi đến sẽ bị loại trước khi vào trường chuyển mạch vì xảy ra hiện tượng quá tải. Qua quá trình thử nghiệm trên thực tế, người ta thấy OASIS cĩ cùng hiệu năng với chuyển mạch đệm đầu ra với độ sâu của bộ đệm b. OASIS sử dụng coupler thụ động Mơ hình này được mơ tả như hình 2.17 Coupler thụ động Đầu vào Đầu ra 1 1 2 2 N N TWC's Tách kênh tích cực Bộ lọc cố định Hình 2.17 : Chuyển mạch OASIS sử dụng coupler thụ động Các bộ chuyển đổi bước sĩng khả chỉnh (TWC's) sẽ mã hố các gĩi tin đầu vào dưới một bước sĩng thích hợp với bộ lọc ở đầu ra. Mỗi gĩi tin sau đĩ đưa vào bộ chuyển mạch quang (như một bộ tách kênh) 1 đầu vào và (b+1) đầu ra, để điều khiển gĩi tin tới một trong các đường đây trễ cĩ độ dài 1, 2, … , b khe thời gian hoặc 0 (nếu chiều dài hiệu dụng bằng 0). Với thuật tốn mơ phỏng đệm đầu ra ở trên và độ trễ mỗi gĩi đã biết, tín hiệu điều khiển của thiết bị cĩ thể dễ dàng xác định được. Với các giả thiết trong phần tính hiệu năng quang ở trên, cơng suất quang suy hao của kiến trúc này cĩ thể xác định, được thể hiện trên hình 2.18. Hình 2.18: Cơng suất suy hao của OASIS do coupler thụ động 876543210 Cơng suất suy hao (dB) Số lượng đầu vào/ ra 4 8 12 622 Mb/s 2,5 Gb/s 10 Gb/s Giả thiết chiều sâu bộ đệm bằng số đầu vào và đầu ra, khi đĩ cĩ thể đánh giá hiệu năng quang chính xác mà khơng quá phức tạp. Do đĩ, nếu kích thước chuyển mạch tăng (số đầu vào và đầu ra tăng) thì độ sâu của bộ đệm cũng tăng, và tỉ lệ mất gĩi sẽ giảm. Ngồi ra, tốc độ bit cũng ảnh hưởng tới hiệu năng vì nhiễu bộ khuyếch đại quang bán dẫn SOA tăng nhanh với tốc độ bit. Hiệu năng đã được tính tốn ở tốc độ bit 622 Mb/s; 2,5 Gb/s; và 10 Gb/s. Với chuyển mạch 16 ´16 khơng thể đạt BER =10-14 ở tốc độ 2,5 Gb/s hay 10 Gb/s, và suy hao cơng suất quá lớn (lớn hơn 2 dB) ở tốc độ 10 Gb/s đối với chuyển mạch 8 ´8. Bộ khuyếch đại quang bán dẫn SOA được sử dụng như một thành phần của bộ tách kênh tích cực, hai bộ SOA cĩ thể bù suy hao khi tách và ghép kênh, nhưng nhiễu do nĩ sinh ra làm giảm hiệu năng quang của chuyển mạch. OASIS sử dụng AWG Cấu hình này là sự thay đổi của của cấu hình trước, các coupler thụ động và bộ lọc được thay thế bằng AWG để giảm suy hao. Hoạt động giống như trên, chỉ khác là các bộ chuyển đổi bước sĩng khả chỉnh mã hĩa bước sĩng gĩi tin theo đầu ra yêu cầu, và nếu tương ứng với bước sĩng hoạt động của đường dây trễ thì đều được truyền qua. Hình 2.19 trình bày về hiệu năng quang của mơ hình này, BER cĩ thể đạt tới 10-14 ở tốc độ bit 2,5 Gb/s với chuyển mạch 16´16, và suy hao cơng suất đối với chuyển mạch 8 ´8 ở tốc độ 10 Gb/s chỉ dưới 1,5 dB. 2,5 2 1,5 1 0,5 0 Cơng suất suy hao (dB) Số lượng đầu vào/ ra 4 8 12 16 Hình 2.19: Cơng suất suy hao của OASIS sử dụng AWG's 622 Mb/s 2,5 Gb/s 10 Gb/s Cả hai mơ hình OASIS này đều khơng thể thực hiện ưu tiên gĩi vì các gĩi khi đã vào hàng đợi thì khơng thể hủy bất cứ một gĩi nào khi cĩ độ ưu tiên cao hơn. Hai kiến trúc OASIS cĩ cùng độ mất gĩi và độ trễ như chuyển mạch đệm đầu ra. 2.4.2.2 Chuyển mạch lựa chọn và quảng bá Mơ hình chuyển mạch lựa chọn và quảng bá được minh họa trên hình 2.20 Bộ chia thụ động Bộ kết hợp thụ động Bộ lọc cố định Cổng khuyếch đại Laser bán dẫn. Bộ chuyển đổi bước sĩng cố định Hình 2.20: Chuyển mạch lựa chọn và quảng bá. Các bộ chuyển đổi bước sĩng cố định sẽ mã hố luồng gĩi tin ở đầu vào, do đĩ các gĩi trên mỗi đầu vào được xuất hiện dưới mỗi bước sĩng riêng biệt. Các luồng này sau đĩ được kết hợp và phân tán tới các đường dây trễ. Với phương thức chuyển mạch SOA và bộ kết hợp thụ động, mỗi đầu ra sẽ chọn một tín hiệu từ một đường dây trễ. Do đĩ, ở mỗi đầu ra sẽ sử dụng một loạt bộ lọc để chọn các gĩi tin chính xác từ đầu vào. Cũng giống với chuyển mạch đệm đầu ra, nên chuyển mạch lựa chọn và quảng bá cĩ cùng hiệu năng với chuyển mạch đệm đầu ra. Hơn nữa, vì tất cả các gĩi đều quảng bá tới mọi đầu ra, với mọi độ trễ cĩ thể, nên chuyển mạch này cĩ thể hoạt động quảng bá gĩi tin, và thực hiện ưu tiên gĩi. Hình 3.21 chỉ ra mức suy hao cơng suất ứng với kích thước chuyển mạch khác nhau, ở tốc độ 622 Gb/s; 2,5 Gb/s và 10 Gb/s. ở mơ hình này, cĩ thể sử dụng hai bộ khuyếch đại SOA và một EDFA ở đầu ra để bù lại suy hao. Cơng suất suy hao (dB) 3,5 3 2,5 2 1,5 1 0,5 0 4 8 12 16 Số đầu vào/ ra 622 Mb/s 2,5 Gb/s 10 Gb/s Hình 2.21 : Cơng suất suy hao chuyển mạch lựa chọn và quảng bá đơn tầng. 2.4.2.3 Đệm vịng lặp đa bước sĩng FFPF Cổng SOA l0 l1 l2 l3 l0 l1 l2 l3 Đầu vào Đầu ra Chuyển đổi bước sĩng khả chỉnh Bộ lọc DBF khả chỉnh Sợi trễ một khe thời gian FFPF FFPF (Fiber Febry Perot Filter): bộ lọc sợi Fabry Perot. Hình 2.22: Chuyển mạch vịng đa bước sĩng. EDFA Trong chuyển mạch đệm vịng, nhiều gĩi được lưu trên cùng một vịng hồi tiếp ở nhiều bước sĩng khác nhau như hình 2.22 Mỗi bộ chuyển đổi bước sĩng sẽ phối hợp hoạt động ở mọi khe thời gian, sao cho các gĩi đầu vào khơng tranh chấp với các gĩi khác ở mạch vịng. Ngay khi một gĩi rời mạch vịng, bộ lọc khả chỉnh DFB ở đầu ra tương ứng sẽ điều chỉnh bước sĩng, và một trong các SOA ở cổng vịng sẽ chuyển các gĩi ra ngồi. Thực nghiệm đã chứng tỏ được gĩi tin cịn hiệu lực sau khi lặp vịng 10 lần ở tốc độ 622 Mb/s đối với cấu hình hai đầu vào và hai đầu ra. Với các giả thiết trong phần tính hiệu năng quang, coi bộ lọc khả chỉnh cĩ hệ số tăng ích 21 tới 25 dB, và hệ số nhiễu là 6 dB. Hình 2.23 trình bày về cơng suất suy hao khơng tăng nhanh quá với số vịng lặp ở tốc độ 2,5 Gb/s và 10 Gb/s. 9876543210 0 1 2 3 4 5 6 7 Cơng suất suy hao (dB) Số lần quay vịng 2,5 Gb/s 10 Gb/s Hình 2.23: Cơng suất suy hao của chuyển mạch đệm vịng đa bước sĩng. Chuyển mạch này cũng là mơ phỏng của đệm đầu ra, nên cĩ xác suất mất tế bào và độ trễ trên đường dây trễ như chuyển mạch đệm đầu ra với độ sâu bộ đệm bằng với số lần quay vịng lớn nhất. Mơ hình này cũng cĩ thể thực hiện ưu tiên gĩi. 2.4.2.4 Chuyển mạch gĩi quang dùng chung bộ nhớ SMOP (Share Memory Optical Packet switching) gồm chuyển mạch đệm quay vịng với độ dài đường dây trễ là 1, 2, 3, …, m, và chuyển mạch khơng gian trung tâm (N + m)´(N + m) thường được thiết kế hình cây, sao cho nhiễu và xuyên âm nhỏ. Các đường dây trễ cĩ chiều dài lớn hơn một nên giảm được số vịng hồi tiếp và số bộ khuyếch đại, đồng thời giảm kích thước chuyển mạch khơng gian. Khi nhiều tế bào tới chuyển mạch khơng gian cùng định hướng tới một đầu ra, thì tất cả trừ một gĩi đều chuyển tới các đường dây trễ vịng. Thuật tốn điều khiển dựa trên mơ phỏng đệm đầu ra, và xử lí trên mỗi khe thời gian như sau: Các gĩi tới từ đường dây trễ tới đầu ra đều đã được định tuyến. Bất kỳ gĩi nào tới đầu vào của SMOP mà cĩ thể đi trực tiếp tới đầu ra, đều đi theo một tuyến nhất định, trừ khi quy tắc hàng đợi "vào trước ra trước" FIFO bị vi phạm. Nếu cĩ bất kì gĩi nào muốn tới đầu ra chỉ sau một lần quay vịng, thì chúng sẽ được lập lịch chỉ sau đúng một lần quay vịng, sau đĩ ra khỏi trường chuyển mạch. Quyền ưu tiên sẽ thuộc về gĩi cĩ độ trễ cịn lại nhỏ nhất. Tất cả các gĩi tin cịn lại trên đường dây trễ cố gắng tránh trường hợp cĩ nhiều gĩi tới cùng một đầu ra sau một lần lặp. Nĩi chung các gĩi được lưu đệm theo nguyên tắc hàng đợi FIFO và dựa trên kết quả mơ phỏng, cho thấy số lần quay vịng cho phép lớn nhất là 10. Kiến trúc chuyển mạch này cho phép ưu tiên gĩi, vì những gĩi cĩ độ ưu tiên thấp hơn cĩ thể bị trễ nhiều hơn sau lần quay vịng khác. Xác suất mất gĩi gần với chuyển mạch chia sẻ bộ nhớ. Nếu N =8 và m =3, tải đều Bernoulli 0,9 thì xác suất mất gĩi bằng 10-6. Trong mơ phỏng, mỗi SOA đều được sử dụng ở đầu ra và trên mạch vịng để bù lại suy hao, thơng thường N =M. Hình 3.24 trình bày về cơng suất suy hao tỉ lệ với số lần lặp vịng ứng với tốc độ 2,5 Gb/s và 10 Gb/s. Ta thấy trong tất cả các kiến trúc chuyển mạch đơn tầng, SMOP cho suy hao cơng suất thấp nhất vì kiến trúc chuyển mạng hình cây rất thơng minh và xuyên âm nhỏ. Với OASIS, do sử dụng AWG nên cũng cải thiện được hiệu năng do giảm được suy hao. Tất cả các kiến trúc chuyển mạch này đều cĩ hiệu năng trễ và mất gĩi như chuyển mạch đệm đầu ra trừ SMOP. Ngồi ra, chỉ OASIS là khơng thể cĩ chế độ ưu tiên gĩi vì nĩ khơng thực hiện được quay vịng cũng như quảng bá gĩi tin tới tất cả đường dây trễ chuyển tiếp. 0 5 10 20 40 80 0,4 0,3 0,2 0,1 0 Cơng suất suy hao (dB) Số lần quay vịng 0 5 10 20 40 80 4 3 2 1 0 Cơng suất suy hao (dB) Số lần quay vịng 10 Gb/s 622 Mb/s 0 5 10 20 40 80 2,5 2 1,5 1 0,5 0 Cơng suất suy hao (dB) Số lần quay vịng 4 I/Os 8 I/Os 16 I/Os 2,5 Gb/s Hình 2.24: Cơng suất suy hao của SMOP. Đĩ là các kiểu đệm gĩi tin trong chuyển mạch đơn tầng, sau đây ta xét chuyển mạch đa tầng Kiến trúc chuyển mạch đa tầng sử dụng đệm bằng nhiều tầng đường dây trễ. Wave_Mux sử dụng phần lớn là đệm điện, cịn đệm quang chỉ theo lịch trình để dễ dàng dễ chuyển mạch. Chủ yếu chuyển mạch đa tầng là là sự mở rộng ghép nối của các phần tử chuyển mạch 2 x2. 2.4.3 Chuyển mạch đa tầng 2.4.3.1 Chuyển mạch ghép bước sĩng Wave-Mux Trong chuyển mạch Wave_Mux, chuyển mạch trung tâm thay đổi trạng thái ở mọi khe thời gian, hoạt động theo cách thức lập lịch trình (hình 2.25 (a)). Chuyển mạch khơng gian trung tâm IGM IGM IGM OGM OGM OGM Hình 2.25 (a): Sơ đồ khối kiến trúc chuyển mạch Wave_ mux Các đầu vào và đầu ra được phân chia thành các nhĩm gọi là nhĩm đầu vào IGM (Input Group Module) và nhĩm đầu ra OGM (Output Group Module). Mỗi IGM/ OGM được đăng kí một khe thời gian nhất định, và các IGM sẽ đệm cho tất cả các gĩi đầu vào, cho tới khi chúng được truyền qua chuyển mạch trung tâm ở khe thời gian chính xác, như vậy Wave_mux cĩ bản chất là chuyển mạch đệm đầu vào. Mỗi gĩi tin hay tế bào tin trên một khe thời gian xác định, đều được chuyển qua trường chuyển mạch trung tâm, trên một đường xác định tại một bước sĩng khác. Các gĩi tin khi tới IGM, trước tiên được chuyển về dạng điện để chuyển đổi tiêu đề gĩi tin và đệm, sau đĩ mới được chuyển đổi về dạng tín hiệu quang như hình 3.25 (b). Quang/ /điện Khơi phục tiêu đề Đệm điện Điện/ /quang Phân loại Hình 2.25 (b): Cấu trúc IGM Đệm điện cần phải sử dụng vì yêu cầu khả năng đệm lớn để đảm bảo tỉ lệ mất gĩi tin. Bộ nhớ đệm cần được tổ chức, sao cho các gĩi tin từ một đầu vào cĩ thể vào bộ phân loại đồng thời, để tránh hiện tượng tắc nghẽn đầu vào HoL (Head Of Line) như hình 2.25 (c). Chuyển mạch khơng gian Biến đổi bước sĩng khả chỉnh Coupler thụ động 1 b Hình 2.25 (c) : Bộ phân loại trong modul IGM Bộ phân loại được sử dụng để đảm bảo các gĩi tới trường chuyển mạch trong khe thời gian chính xác, tại đầu ra chính xác. Bộ chuyển đổi bước sĩng cho phép các gĩi tin truyền qua trường chuyển mạch khơng gian đồng thời trên cùng một tuyến. Nhĩm OGM gồm các đường dây trễ và bộ lọc khả chỉnh sẽ lần lượt chuyển các gĩi tin tới đầu ra chính xác như hình 2.25 (d). Hình 2.25d: Bộ phân loại trong modul OGM Một ưu điểm của chuyển mạch Wave_mux là kích thước yêu cầu của chuyển mạch khơng gian rất nhỏ, ngay cả khi gĩi tin cĩ kích thước lớn. Với 128 đầu vào và đầu ra, 8 đầu vào trong một IGM và 16 đầu ra trong một OGM, 128 gĩi tin trên mỗi đường trong bộ đệm điện và tải 0,8, thì cĩ thể đạt được tỉ lệ mất gĩi hay tế bào tin là 10-10. Kiến trúc này cũng cĩ thể thực hiện ưu tiên gĩi. Khi xây dựng mơ hình này, một cổng SOA và hai bộ khuyếch đại EDFA (mỗi EDFA cho một chuyển mạch 4 x4) đều cần sử dụng để bù lại suy hao, và cũng như SMOP, tất cả chuyển mạch khơng gian đều cĩ kiến trúc hình cây. Trong mỗi bộ phân loại của IGM, các coupler thụ động được đặt tại đầu ra của chuyển mạch để cĩ thể chuyển mạch theo cơ chế nối thơng nhiều_tới_một. Hình 2.26 trình bày cơng suất suy hao tỉ lệ với kích thước chuyển mạch với tốc độ bit. 543210 Cơng suất suy hao (dB) Số lượng đầu vào/ ra 4 8 16 622 Mb/s 2,5 Gb/s Hình 2.26: Cơng suất suy hao của chuyển mạch Wave_mux. ở đây kiến trúc này khơng đáp ứng được tốc độ 10 Gb/s do nhiễu nền, phát xạ tự phát khuyếch đại ASE (Amplified Spontaneous Emission) và suy giảm hiệu năng, đúng như dự kiến rằng suy hao cơng suất tăng nhanh khi tốc độ tăng. Chuyển mạch Wave_Mux sử dụng các thiết bị quang học và chuyển mạch quang để liên kết nối, chuyển mạch và đệm. Nhưng do sử dụng cơng nghệ quang nhiều để thực hiện các chức năng (chủ yếu là trễ và chuyển mạch) nên cơng suất suy hao lớn hơn so với các kiến trúc khác, tuy nhiên lại khơng tốn nhiều bộ đệm. 2.4.3.2 Chuyển mạch ghép tầng sử dụng các phần tử chuyển mạch 2 x 2 Kiến trúc node chuyển mạch đệm quang 2´2 gồm một loạt các thiết bị chuyển mạch 2´2 và các đường dây trễ. Mỗi điểm chuyển mạch 2´2 cĩ thể thay đổi trạng thái giữa các khe thời gian dưới sự điều khiển điện. Dung lượng của chuyển mạch rất nhỏ so với mạng viễn thơng rộng lớn, do đĩ kiến trúc này chỉ áp dụng trong các mạch vịng và mạng cục bộ (LAN). Kiến trúc này cũng cĩ thể thực hiện ưu tiên gĩi tin nhưng rất khĩ vì các gĩi tin đều được lập lịch trình theo một thời gian định trước, để đi qua trường chuyển mạch. Dưới đây sẽ xét 4 kiểu trong loại kiến trúc này. 1 Kiến trúc ghép trễ quang COD (Cascaded Optical Delays) Trong COD, mỗi thiết bị chuyển mạch 2x2 sẽ phân loại gĩi tin tới đầu ra phía trên hay đầu ra phía dưới theo yêu cầu, và được gọi là một "thanh nối chéo thơng minh" hay "crossbar thơng minh (smart)". Mỗi tầng cĩ thể hoặc là trao đổi một khe (TC Track Changer) như hình 2.27 (a), hoặc là trao đổi hai khe (TTC Twin Track Changer) như hình 2.27 (b), và được ghép nối theo chuỗi nối tiếp. Đầu vào tầng Đường trễ Chuyển mạch 2x2 Đầu ra tới tầng tiếp theo Hình 2.27(a): Trao đổi một khe Đầu vào tầng Đường trễ Delay_line Đầu ra tới tầng tiếp theo Chuyển mạch 2x2 Hình 2.27(b): Trao đổi hai khe Nếu mỗi đường dây trễ trên mỗi tầng cĩ một bước sĩng duy nhất, thì thứ tự các gĩi tin được duy trì. Độ sâu của tồn bộ đệm quan hệ tuyến tính với số tầng. Chuỗi các TTC cĩ xác suất mất tế bào tin nhỏ hơn chuỗi TC. Ví dụ với 5 tầng TC; độ trễ 1, 7, 49, 686; tải 0,8 và 11 thanh nối chéo thì xác suất mất gĩi là 10-11, cịn nếu với 4 tầng TTC, độ trễ 1, 7, 98, 4116; tải 0,8 và 13 thanh nối chéo thì xác suất mất gĩi là 10-24. Do đĩ, đối với TTC nếu số thanh nối chéo càng ít thì hiệu năng càng cao. 2 Kiến trúc chuyển mạch ghép đường dây trễ SDL (Switch Fiber Delay_lines) Kiến trúc 2x1 này gồm 2 tầng đường dây trễ như hình 2.28, ban đầu chỉ để làm giảm sự tranh chấp bộ thu trong hệ thống WDM. Sau đĩ được đưa vào sử dụng trong kiến trúc chuyển mạch. Đầu ra Đầu vào 1 1 Hình 2.28: Kiến trúc chuyển mạch ghép đường dây trễ Nếu cĩ hai gĩi tin tranh chấp ở đầu vào thì một gĩi được trễ đệm trên đường dây trễ thứ nhất, và nếu lại tiếp tục cĩ tranh chấp thì gĩi tin mới sẽ được trễ đệm trên đường dây trễ thứ hai. Khi nguyên tắc hàng đợi FIFO bị phá vỡ, hiệu năng vẫn cĩ thể được duy trì vì cĩ rất nhiều cách điều khiển. Theo đề án giải quyết tranh chấp nhờ đường dây trễ CORD (Contention Optical Resolution by Delay_lines), thì các đường dây trễ đều cĩ độ trễ như nhau bằng 1 khe thời gian. Tuy nhiên các đường dây trễ cĩ độ trễ khơng đồng đều từ 1 tới 10 cũng cĩ thể được sử dụng, ví dụ suy hao gĩi 0,0469 ở tải 0,5 trên cả hai đầu vào. Tất cả các gĩi tới hai đầu vào đều định hướng tới một đầu ra vì đây là kiến trúc 2x1, khi đĩ cần tránh trường hợp cả hai gĩi ra khỏi đường dây trễ cùng một lúc. Chuyển mạch gĩi sẽ thực hiện nhờ điều khiển gĩi tới đường dây trễ cĩ độ trễ nhỏ hơn hay lớn hơn. 3 Chuyển mạch đường dây trễ logarit Kiến trúc này yêu cầu phần cứng tăng theo hàm loga với yêu cầu độ sâu bộ đệm như hình 2.29. Hình 2.29: Chuyển mạch đường dây trễ logarit 1 2 n/ 4 n/ 2 0 -5 -10 -15 -20 -25 0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 0,999 Tải r LogW) Hình 2.30 : Tỉ lệ mất gĩi tin của chuyển mạch đường dây trễ logarit n = 2 n = 4 n = 8 n = 16 n = 32 n = 64 n = 128 Kiến mơ phỏng theo đệm đầu ra để điều khiển cấu trúc với các phần tử chuyển mạch đệm đầu ra 2 x2. Tổng hai bộ đệm luơn là n-1, kiến trúc này hồn tồn khơng bị chặn nội, hay nĩi cách khác là kiến trúc này chấp nhận tải 100%. Tuy nhiên tải 100% ở đây khơng ổn định, vì cĩ gĩi tin bị trễ vơ hạn theo thống kê ngẫu nhiên. Để giải quyết trường hợp này, mỗi khe thời gian rỗng vào chuyển mạch sẽ được chèn vào hàng đợi cịn nhiều chỗ trống nhất để đảm bảo hệ thống cân bằng và tránh tình trạng khơng ổn định. Các khe thời gian rỗng trong hàng đợi sẽ bị trễ khơng định trước và cĩ thể trễ vơ hạn. Hình 2.30 biểu diễn tỉ lệ mất gĩi tin theo đơn vị loga của kiến trúc này. 4 Chuyển mạch định tuyến bổ sung đệm đơn tầng Kiến trúc chuyển mạch này là trường hợp đặc biệt của chuyển mạch đường dây trễ logarit, với n=2 và gồm hai chuyển mạch 2x2 với một đường dây trễ. Chuyển mạch này cĩ thể điều khiển sai khác rất ít so với kiến trúc trên, để xác suất mất gĩi giảm xuống một đại lượng rất nhỏ. Sự triển khai kiến trúc này cĩ thể được nghiên cứu rộng rãi trong mạng thơng thường. Tuy nhiên vì dung lượng đệm đơn tầng rất nhỏ, nên kiến trúc này chỉ áp dụng cho các ứng dụng chấp nhận xác suất mất gĩi lớn, và do đĩ nĩ hạn chế hơn so với kiến trúc chuyển mạch đường dây trễ logarit nĩi trên. Hiệu năng của kiểu chuyển mạch này ứng với n=2 trong hình 2.30. Nĩi chung, các kiến trúc đệm theo CORD và chuyển mạch định tuyến đệm đơn tầng đều là các chuyển mạch kích thước nhỏ, do đĩ chỉ áp dụng trong một số trường hợp đặc biệt. COD tận dụng phần cứng kém hiệu quả hơn so với chuyển mạch đường dây trễ logarit. Ví dụ xác suất mất gĩi tin là 10-24 yêu cầu 13 crossbar thơng minh trong cấu hình TTC, trong khi đĩ, chuyển mạch đường dây trễ logarit chỉ cần 8 phần tử chuyển mạch 2x2 (hình 3.30). Ngồi ra, theo CORD kiểu đệm cho độ trễ gĩi lớn hơn và khơng duy trì được thứ tự gĩi tin. 2.4.3.3 Chuyển mạch với bộ đệm quang lớn SLOB Sơ đồ khối của chuyển mạch đệm quang lớn trên hình 2.31, đĩ là sự ghép nối của nhiều chuyển mạch nhỏ, tạo thành chuyển mạch lớn với khả năng đệm sâu hơn. (m-1).mk-1 2mk-1 mk-1 (m-1).m2 2m2 m2 2m m 2 1 Chuyển mạch khơng gian đầu ra Phần tử chuyển mạch 0 Phần tử chuyển mạch k 1 2 3 m Đầu vào 1 2 3 m Kh«ng sư dơng 1 2 m Đầu ra (m-1).m0 Phần tử chuyển mạch 1 (m-1).m1 Phần tử chuyển mạch 2 Hình 2.31: Chuyển mạch với đệm quang lớn 2.5 Kiến trúc định tuyến thực nghiệm gĩi quang cĩ khả năng hốn đổi nhẵn OPERA 2.5.1 Kiến trúc mạng Mạng OPERA được thiết kế để định tuyến gĩi tin giữa nhiều người dùng qua nhiều mạng con như trên hình 2.32. Mỗi một mạng con kết nối với M người dùng thơng qua các bộ định tuyến giao diện mạng quang ONIR's (Optical Network Interface Routers) và kết nối tới N-M mạng con khác. Quá trình định tuyến bên trong và ngồi mạng con cần sự kết hợp giữa bộ chuyển đổi bước sĩng trong ONIR's và chức năng định tuyến thụ động của AWGR. Khi đĩ chỉ cần dùng N bước sĩng để định tuyến qua rất nhiều node mạng nhờ cĩ chuyển đổi bước sĩng. Mạng con i N N-1 Bộ định tuyến bước sĩng theo mảng (AWGR) Node #1i Node #2i Node #Mi ORNI # 2i Mạng con Mạng con Mạng con ORNI # Mi ORNI #1i M+1 Hình 2.32: Mạng OPERA, kết nối một mạng con tới các mạng con. Chức năng định tuyến và chuyển tiếp gĩi trong ONIR's bao gồm khơi phục và cập nhật tiêu đề với tốc độ đường truyền, chuyển mạch bước sĩng nhanh, chuyển mạch quang khơng gian và xử lí chuyển tiếp gĩi. Cập nhật tiêu đề gĩi rất quan trọng để đơn giản trong định tuyến và trao đổi nhãn, thích hợp với bộ giao thức internet và chuyển mạch ATM. Để đơn giản chức năng khơi phục và thay đổi tiêu đề gĩi, OPERA sử dụng sĩng mang quang để ghép vào địa chỉ OSCM (Optical Subcarrier Multiplexer). Dữ liệu và tiêu đề được phát đi ở tốc độ bit khác nhau và việc khơi phục tiêu đề được thực hiện độc lập với tốc độ tải trọng nhờ kỹ thuật lọc. Quá trình khơi phục tiêu đề sĩng mang con dựa trên kỹ thuật tách sĩng quang trực tiếp, nên làm giảm sự phức tạp của cơng nghệ coherent RF. Chuyển đổi bước sĩng hoạt động ở tốc độ gĩi, với cách thức chuyển đổi bước sĩng hai tầng để cĩ thể thay thế sĩng mang quang và tăng cường tỉ lệ tải trọng. Cách thức này dựa trên các bộ chuyển đổi bước sĩng khuyếch đại quang bán dẫn, cĩ thể tách tiêu đề mà khơng cần tách dữ liệu và sửa đổi tiêu đề trong băng tần điện hẹp (do tiêu đề cĩ tốc độ thấp). Nhờ sử dụng bộ tái tạo quang 2R giữa các node và kỹ thuật thay thế tiêu đề OSCM nên cĩ thể tạo tuyến qua nhiều bước nhảy với khoảng các giữa các node lên tới 30 km. 2.5.2 Bộ định tuyến giao diện mạng quang Tới người dùng Từ người dùng G2 G1 Tiêu đề SCM mới lnew Chuyển tiếp gĩi, định tuyến và điều khiển luồng Địa chỉ hoặc mạch ảo đích Khơi phục tiêu đề ID node hiện thời Tải cục bộ Chuyển đổi bước sĩng Chèn lại tiêu đề Tái tạo mức quang. Rẽ quang Chuyển đổi bước sĩng Sửa đổi tiêu đề Trễ quang Chia quang Cổng quang (G1) Cổng quag (G2) Giải quyết tranh chấp l0 l1 l2 lint lint lint lint l0 l1 Hình 2.33: Mơ tả chức năng của ONIR. Bộ định tuyến giao diện mạng quang ORNI (Optical Network Interface Router) quản lý hoạt động định tuyến và chuyển tiếp gĩi giữa host cục bộ và hai cổng của AWGR. Các gĩi đến ORNI được xử lý, cĩ thể đưa tới host cục bộ hoặc chuyển đổi bước sĩng để cập nhật tiêu đề, tái tạo tải tin và chuyển tiếp gĩi tới ORNI tiếp theo. Các gĩi truyền từ host cục bộ phải được lưu vào hàng đợi trong ORNI và chỉ được đưa tới mạng khi liên kết đầu ra cĩ hiệu lực. Chức năng của ORNI được mơ tả ở hình 3.33 Trong hầu hết ứng dụng chuyển mạch gĩi, tiêu đề chứa địa chỉ đích hoặc chỉ số mạch ảo, các thơng tin này đều được chuyển tới bộ xử lý điều khiển định tuyến kết hợp với nhận dạng (ID) node hiện thời để thiết lập ra vị trí node mới. Từ vị trí node mới sẽ xác định ra cổng quang cục bộ (Gl, một cổng quang đầu xa Gr ), một bước sĩng quang mới và một tiêu đề ghép sĩng mang mới. Nếu khơng cĩ gĩi nào đi qua, bộ xử lý điều khiển định tuyến sẽ truyền các gĩi đợi từ người dùng cục bộ. Các gĩi vào được chuyển qua tầng chuyển đổi bước sĩng đồng thời cũng được thay thế tiêu đề OSCM và chuyển tải tin và bước sĩng bên trong ORNI. Sợi trễ quang được sử dụng để thích ứng với trạng thái node mạng và lập thời gian trễ truyền dẫn trong ORNI. Khi địa chỉ hay chỉ số mạch ảo và nhận dạng cục bộ (ID) phù hợp thì cổng quang cục bộ Gl được mở và cổng quang đầu xa Gr đĩng. Nếu địa chỉ gĩi khơng phù hợp với nhận dạng node cục bộ thì cần tính tốn tiêu đề và một bước sĩng mới. Cổng Gl đĩng, tải tin được chuyển đổi bước sĩng, tiêu đề ghép một sĩng mang mới và cổng đầu xa Gr được mở. Gr sẽ chỉ mở trong một chu kỳ gĩi chuyển ra AWGR. 2.6 Kiến trúc chuyển mạch gĩi Kiến trúc tổng quát chuyển mạch gĩi quang như hình 2.34. Giao diện đầu vào Đồng bộ O / E Chỉnh tiêu đề Khơi phục tiêu đề Xác định vị trí tải tin Đồng hồ Khối điều khiển chuyển mạch Phần chuyển mạch Đồng bộ và tái tạo tín hiệu O / E Chỉnh tải tin Cập nhật tiêu đề Điện Quang Bộ tách Bộ ghép Giao diện đầu ra Hình 2.34. Các phần chính của chuyển mạch Giao diện đầu vào thực hiện động bộ và phác họa gĩi tin. Nếu cần thiết nĩ cũng cĩ thể khuyếch đại tin trước khi chuyển mạch. Việc phác họa gĩi tin rất cần thiết để xác định tiêu đề, tách dữ liệu và viết lại tiêu đề. Ngồi ra, phác họa gĩi tin cịn cần thiết để dồng bộ gĩi. Đồng bộ gĩi đầu vào rất cần thiết để khắc phục hiện tượng jitter chậm, và thường thực hiện bằng cách trễ gĩi tin trong một thời gian xác định. Giao diện đầu ra sẽ tái tạo lại gĩi tin hay khuyếch đại dữ liệu, viết lại tiêu đề gĩi và đồng bộ ở đầu ra. Thực hiện đồng bộ đầu ra là một yêu cầu cần thiết để khắc phục độ trễ khác nhau trong node chuyển mạch. Khối điều khiển sẽ đọc tiêu đề gĩi tin và dựa trên thơng tin đĩ để điều khiển phần chuyển mạch. Tiêu đề gĩi tin cĩ thể được quản lí bằng điện hoặc bằng quang, ở đây ta chỉ đề cập tới tiêu đề cĩ dạng tín hiệu điện để thực hiện điều khiển. Phần chuyển mạch sẽ định tuyến gĩi tin tới cổng đầu ra theo yêu cầu dựa trên thơng tin chứa trong tiêu đề. Nĩ cũng cĩ thể giải quyết tranh chấp gĩi tin hoặc bằng đường dây trễ hoặc bằng bộ chuyển đổi bước sĩng khả chỉnh hoặc cả hai. 2.6.1 Chuyển mạch dựa trên trường chuyển mạch khơng gian Chuyển mạch khơng gian là các phần tử quan trọng của chuyển mạch loại định tuyến bước sĩng hoặc lựa chọn và quảng bá. Kiến trúc chuyển mạch đĩ được mơ tả sau. Chuyển mạch gĩi quang chủ yếu dựa trên chuyển mạch khơng gian được nghiên cứu trong mục này. Vấn đề chính của các kiến trúc dựa trên chuyển mạch khơng gian cần sử dụng nhiều các cổng SOA khi số đầu vào và ra tăng lên. 2.6.1.1 Chuyển mạch xen kẽ Chuyển mạch xen kẽ mơ tả ở hình 3.35 được biết đến nhiều nhất về chuyển mạch dựa trên chuyển mạch khơng gian. Nĩ là một chuyển mạch đơn giản gồm hai chuyển mạch khơng gian và các đường trễ giữa chúng. Chuyển mạch khơng gian đầu tiên chuyển trực tiếp các gĩi tới các đường trễ thích hợp, vì vậy các gĩi đến được các đầu ra giống nhau được trễ ở các thời điểm khác nhau. Chuyển mạch khơng gian thứ hai sẽ chuyển mạch các gĩi tới các cổng ra thích hợp. Chuyển mạch xen kẽ cĩ thể được cải thiện bằng cách thay thế các đường trễ bằng các đường trễ quay vịng. Tức là các gĩi cĩ thể được chuyển ngược trở lại bộ đệm đường trễ vài lần. Với cách này thời gian lớn nhất một gĩi lưu trong bộ đệm cĩ thể được tăng lên mà khơng sử dụng các đường trễ dài hơn. Cách khác các gĩi được trễ vịng phải được khuyếch đại mà cách này lại làm tăng nhiễu. Nếu các bộ đệm quay vịng được sử dụng thì chỉ cần một chuyển mạch khơng gian. Trong chuyển mạch xen kẽ các đầu ra và đầu vào cĩ thể chứa một gĩi tại một thời điểm. Hình 2.35: Cấu trúc chuyển mạch xen kẽ. 2.6.1.2 Chuyển mạch gĩi photonic bộ đệm đầu ra Hình 2.36:Cấu trúc chuyển mạch gĩi quang bộ đệm đầu ra. Là kiến trúc chuyển mạch dựa trên chuyển mạch khơng gian khác mà sử dụng bộ đệm gĩi định tuyến bước sĩng. Chuyển mạch được mơ tả trong hình 3.36 . Mỗi đầu vào được chuyển thành một bước sĩng riêng biệt. Vì vậy một vài gĩi được đưa đến cùng đầu ra cĩ thể được ghép với nhau ở trong chuyển mạch khơng gian. Các gĩi đĩ đến các đầu ra giống nhau thì nhận được độ trễ khác nhau trong bộ đệm chuyển mạch. AWGM đầu tiên phân phát các gĩi tới các đường trễ thích hợp và AWGM thứ hai chuyển trực tiếp các gĩi tới đầu ra thích hợp. Các đầu vào và ra cĩ thể chứa một gĩi tại một thời điểm. 2.6.1.3 Chuyển mạch dựa trên chuyển mạch khơng gian khơng bộ đệm Chuyển mạch này được mơ tả trên hình 2.37. lM l1 lM l1 N 1 N 1 Hình 2.37: Chuyển mạch khơng gian khơng đệm với TWC. Thay vì sử dụng bộ đệm, chuyển mạch giải quyết tranh cấp gĩi tin nhờ bộ chuyển đổi bước sĩng khả chỉnh. Số lượng bộ biến đổi bước sĩng cĩ thể dùng chung nên số lượng cĩ thể ít hơn số bước sĩng sử dụng. Trước hết, gĩi tin được chuyển tới bộ tách và phân chia tới các sợi quang, mỗi sợi lại cĩ một cổng quang. Một trong các cổng ở trạng thái mở và gĩi tin cĩ thể chuyển qua trực tiếp hoặc thơng qua bộ biến đổi bước sĩng để tới cổng đầu ra theo yêu cầu. Các gĩi tới mỗi cổng đầu ra sẽ được ghép trên các sợi đầu ra. Theo mơ hình này, mỗi đầu vào và đầu ra cĩ thể chứa N gĩi tin trong cùng một thời gian. 2.6.1.4 Chuyển mạch DAVID Khối chuyển mạch Chuyển bước sĩng Khối điều khiển logic Chuyển mạch khơng gian quang Đường dây t rễ Tách bước sĩng và trích tiêu đề Chuyển đổi bước sĩng và chèn tiêu đề + + Hình 2.38: Kiến trúc chuyển mạch gĩi DAVID. 1 M 1 M n n Kiến trúc chuyển mạch này được mơ tả trên hình 2.38 như sau: Mỗi sợi đầu vào đều cĩ một số bước sĩng, tại mỗi cổng đầu vào, các gĩi thuộc kênh này đều được tách và hướng tới ma trận chuyển mạch. Ma trận chuyển mạch này được mơ tả chi tiết ở hình 2.39. lW l2 l1 Chuyển đổi bước sĩng Chuyển đổi bước sĩng Chuyển đổi bước sĩng lW l2 l1 lW l2 l1 Khối điều khiển chuyển mạch Đầu vào Đầu ra Hình 2.39: Kiến trúc chi tiết của khối chuyển mạch DAVID. Trong ma trận chuyển mạch, khi cĩ một số gĩi tin tới cùng đầu ra, hoặc cùng đường dây trễ tại cùng một thời điểm, thì cần thực hiện chuyển đổi bước sĩng để đảm bảo được hoạt động. Mỗi gĩi tin đi qua trường chuyển mạch với cùng một bước sĩng. ở cổng đầu ra, bước sĩng các gĩi tin sẽ được chuyển đổi thành bước sĩng đầu ra. Như vậy, bước sĩng sử dụng cho gĩi tin trong chuyển mạch là độc lập với bước sĩng ngồi chuyển mạch. Chuyển mạch này cĩ thể đáp ứng độ dài gĩi tin khác nhau. Trong ma trận chuyển mạch, các gĩi đầu tiên được chuyển đổi bước sĩng mà đảm bảo khơng xảy ra sự tranh chấp. Số lượng bước sĩng sử dụng trong chuyển mạch là W, cĩ thể ít hơn hoặc bằng số bước sĩng bên ngồi M. Bộ đệm đường dây trễ gồm cĩ k tầng của m đường dây trễ. Mỗi gĩi tin từ đường dây trễ đều được chuyển tới chuyển mạch khơng gian thơng qua bộ chia bước sĩng. Mỗi bộ chia gồm cĩ một bộ kết hợp và một bộ tách bước sĩng. Kiến trúc này đảm bảo bất kì đầu ra nào của tầng chuyển mạch thứ i đều được chuyển tới bất kì đầu vào tầng chuyển mạch thứ i+1. Mỗi tầng cĩ độ trễ khác nhau, và đường dây trễ của tầng thứ k cĩ độ trễ là i.mk-1. Trạng thái đầu ra sẽ lựa chọn các gĩi tin thích hợp với đầu ra theo bước sĩng và đường dây trễ. Khi đã tới đúng đầu ra, các gĩi tin sẽ được chuyển đổi về đúng bước sĩng và đưa tới sợi đầu ra. Kiến trúc này lập lịch theo nguyên tắc FIFO, ví dụ như các gĩi tin tới cổng đầu ra theo thứ tự FIFO. 2.6.2 Chuyển mạch định tuyến bước sĩng Chuyển mạch định tuyến bước sĩng là các chuyển mạch mà các cổng đầu ra yêu cầu được thực hiện bằng cách chuyển đổi bước sĩng tại phía đầu vào. Mỗi gĩi được nhận một bước sĩng thích hợp đề định tuyến tới cổng ra và chuyển mạch thực hiện tuỳ thuộc vào bước sĩng. 2.6.2.1 Chuyển mạch định tuyến bước sĩng bộ đệm đầu ra Kiến trúc chuyển mạch định tuyến bước sĩng đệm đầu ra đã được nghiên cứu từ những năm 1992 bởi Gabriagues và Jacob, và được mơ tả như hình 3.40. Bộ lọc thơng dải 0 (K-1).T TWC Điều khiển điện TWC l1 lN 1 N Hình 2.40: Các phần chính của chuyển mạch định tuyến bước sĩng. Mã hố gĩi Đệm gĩi tin Tách gĩi tin 1 N 1 K 1 K Chuyển mạch này bao gồm ba khối chức năng quang là: Khối mã hố gĩi tin; khối tầng đệm và khối tách gĩi tin, các khối đều được điều khiển bằng điện. Khối mã hố gĩi tin bao gồm N bộ chuyển đổi bước sĩng khả chỉnh TWC's để chuyển đổi gĩi tin sang một bước sĩng tương ứng với đầu ra yêu cầu. Tầng đệm là một ma trận chuyển mạch N xK cổng SOA và K đường dây trễ, ma trận chuyển mạch sẽ hướng các gĩi tin tới đường dây trễ cần thiết. Bộ điều khiển điện sẽ đảm bảo các gĩi tin cần tới đích sẽ chuyển tới mỗi cổng đầu ra theo nguyên tắc lập lịch FIFO. Khối tách gĩi tin bao gồm một coupler sao K xN và một tập N bộ lọc thơng dải. Coupler sao sẽ ghép tất cả cá gĩi tin từ các đường dây trễ khác nhau tới tất cả các cổng đầu ra. Bộ lọc sẽ chọn lọc các gĩi tin cĩ bước sĩng tương ứng với cổng đầu ra đĩ. Số lượng cổng SOA cĩ mối quan hệ tỉ lệ với N và K. Mỗi đầu vào và đầu ra cĩ thể chứa một gĩi tin tại một thời điểm. Một dạng khác của chuyển mạch định tuyến bước sĩng là chuyển mạch gĩi quang mạng biên đã được thực hiện ở những năm đầu thập kỉ 90. Trung tâm của chuyển mạch là một AWGM (Arrayed Waveguide Grating Multiplexer) cĩ thể coi như một bộ định tuyến bước sĩng như trên hình 3.41. Bộ định tuyến AWGM TWC TWC TWC Bộ đệm ghép quay vịng Bộ đệm ghép quay vịng Bộ đệm ghép quay vịng G1 G2 Coupler G2 G1 Khối m Coupler Khối 1 Đệm ghép quay vịng Hình 2.41 : Chuyển mạch gĩi quang mạng biên. Trường chuyển mạch N xN được tạo ra nhờ sử dụng N bước sĩng để định tuyến các gĩi tin. Trong AWGM, mỗi gĩi tin sẽ được định tuyến theo cổng đầu vào và bước sĩng. Do đĩ, mỗi cổng đầu vào cần phải cĩ một bước sĩng riêng biệt cho mỗi đầu ra. Ngồi ra, các gĩi tin hướng từ các đầu vào khác nhau tới cùng một đầu ra cần phải cĩ bước sĩng khác nhau, ví dụ gĩi tin từ cổng đầu vào 1 tới cổng đầu ra 1 sẽ nhận bước sĩng l1, gĩi tin từ đầu vào 2 tới cổng đầu ra 1 sẽ nhận bước sĩng l2, và gĩi tin từ đầu vào 1 tới đầu ra 2 sẽ nhận bước sĩng l3. Mỗi đầu vào và đầu ra cĩ thể chứa một gĩi tin tại một thời điểm. Trước tiên, các gĩi tin sẽ được hướng tới các bộ chuyển đổi bước sĩng khả chỉnh TWC's, sau đĩ đi qua AWGM và tới một trong các bộ đệm ghép quay vịng. TWC sẽ lựa chọn một bước sĩng thích hợp cho mọi gĩi tin và sau đĩ, AWGM định tuyến các gĩi tin tới đầu ra theo yêu cầu theo bước sĩng đĩ. Do AWGM cĩ thể đồng thời định tuyến một số gĩi tin tới cùng một đầu ra tại một thời điểm nên sự tranh chấp cĩ thể xảy ra tại cổng đầu ra. Lúc này, bộ đệm ghép quay vịng cần xác định trạng thái đĩ, nếu cĩ tranh chấp, tất cả các gĩi tin trừ một gĩi đều được đệm. Ý tưởng của bộ đệm ghép quay vịng như sau: Cĩ M bộ đệm quay vịng, mỗi bộ đệm bao gồm một mạch lặp bằng sợi quang, hai chuyển mạch cổng SOA và một coupler 3 dB. Cổng SOA thứ nhất sẽ xác định cĩ luồng gĩi tin nào cần tới mạch lặp khơng, cịn SOA thứ hai sẽ xác định cĩ luồng gĩi tin nào trên mạch lặp chuyển trực tiếp tới đầu ra, hay bị trễ gay thời điểm đĩ. Các luồng gĩi tin đến bao gồm các gĩi tin tại cùng một khe thời gian, sẽ được chuyển tới mạch lặp rỗi gần đầu ra nhất cĩ thể. Nếu các bộ đệm trống hồn tồn, thì các tín hiệu sẽ được sao chép tới các bộ lọc thơng dải tại cổng đầu ra. Tất cả các bộ lọc bước sĩng thơng dải đều chỉ chọn một gĩi tin, cịn các gĩi tin khác đều bị loại bỏ. Trong khe thời gian tiếp theo, luồng gĩi tin ở mạch lặp gần nhất bộ lựa chọn bước sĩng sẽ được sao chép tới bộ lựa chọn bước sĩng một lần nữa. Khi tất cả các gĩi tin trong mạch lặp gần nhất tới bộ lựa chọn đã được chuyển ra ngồi, thì luồng gĩi tin trên mỗi mạch lặp lại được sao chép tới mạch lặp tiếp theo. Ví dụ tại mọi khe thời gian, luồng gĩi tin từ mỗi mạch lặp thứ i sẽ được chuyển tới mạch lặp thứ (i-1) khi và chỉ khi tất cả các gĩi tin trong mạch lặp thứ i đã được chuyển tiếp. Bộ điều khiển điện sẽ tính tốn khi nào gĩi tin từ mạch lặp 1 được chuyển tiếp và tín hiệu từ các mạch lặp khác được chuyển tới mạch lặp quay vịng tiếp theo. 2.6.2.2 Chuyển mạch định tuyến bước sĩng đệm đầu vào T (M-1)T K x K AWGM TWC TWC TWC K x K AWGM N x N AWGM TWC TWC TWC Khối điều khiển điện Lập lịch gĩi tin Định tuyến gĩi tin 2 1 N 2 1 N Hình 2.42: Chuyển mạch định tuyến đệm đầu vào Chuyển mạch định tuyến bước sĩng đệm đầu vào này là cơ sở của chuyển mạch WASPANET, một kiến trúc chuyển mạch rất cĩ tiềm năng trong mạng chuyển mạch gĩi quang. Một trong các mơ hình của kiến trúc này được mơ tả trên hình 2.42. Trước tiên, các gĩi tin sẽ được đệm bộ lập lịch gĩi tin, mỗi gĩi tin sẽ nhận một bước sĩng theo yêu cầu và được đệm trong bộ đệm định tuyến bước sĩng. Bộ đệm bao gồm hai khối ghép AWGM kết nối thơng qua các đường dây trễ. Khối AWGM thứ nhất sẽ định tuyến gĩi tin tới đường dây trễ yêu cầu dựa trên bước sĩng và cổng đầu vào của gĩi tin, và chỉ một gĩi tin được tới đầu vào hoặc đầu ra của khối tiếp theo. Tuy nhiên cũng cĩ thể cĩ một số gĩi tin trên cùng một đường dây trễ, nếu các gĩi tin này thuộc các bước sĩng khác nhau. Khối AWGM thứ hai sẽ hướng gĩi tin tới đầu ra cĩ cùng chỉ số với chỉ số cổng đầu vào của gĩi tin. Sau đĩ, khối định tuyến bước sĩng kiểm tra bước sĩng của gĩi tin, và gửi gĩi tin tới cổng đầu ra theo bước sĩng. Ta cĩ thể tăng dung lượng của chuyển mạch bằng cách thay thế khối ghép AWGM thứ hai bằng hai AWGM nhỏ hơn và đặt chuyển mạch khơng gian 1x2 trước đĩ. Mỗi đầu vào và đầu ra chỉ cĩ thể chứa một gĩi tin tại một thời điểm. Trong dự án WASPANET, cĩ ba chuyển mạch định tuyến bước sĩng đệm đầu vào được triển khai. Chuyển mạch thứ nhất là chuyển mạch gĩi quang dựa trên AWG đệm feed forward, cĩ hoạt động tương tự như chuyển mạch định tuyến bước sĩng đệm đầu vào ở trên. Điểm khác nhau chính là chuyển mạch ở trên cĩ một tập hợp các đường dây trễ cĩ thể trễ đệm một số gĩi tin trên nhiều bước sĩng tại một thời điểm, nên hoạt động chuyển mạch thực hiện độc lập sau khi đệm, cịn chuyển mạch trong WASPANET thì mỗi đầu ra của khối ghép AWGM thứ nhất cĩ một bộ đệm riêng, nên hoạt động chuyển mạch diễn ra đồng thời với đệm. Ngồi ra, trong chuyển mạch feed forward chỉ yêu cầu hai khối ghép AWGM, nhưng số lượng bộ biến đổi bước sĩng khả chỉnh TWC và đường dây trễ thì nhiều gầp bội so với chuyển mạch đệm đầu vào. Và chuyển mạch feed forward đã được phát triển lên bằng cách sử dụng các tập hợp đường dây trễ quay vịng. Và chuyển mạch thứ ba được gọi là chuyển mạch WASPANET được rất nhiều người biết đến, mơ hình bước sĩng của chuyển mạch này được mơ tả trên hình 3.43 như sau: AWG AWG TWCs TWCs Tách kênh Ghép kênh Đầu ra Đầu vào Hình2.43: Chuyển mạch WASPANET Hoạt động của chuyển mạch này như sau: đầu tiên, các gĩi tin sẽ được chuyển đổi bước sĩng theo cổng đầu ra của bộ AWG thứ nhất chọn lựa. Nếu gĩi tin khơng cần phải đệm thì nĩ sẽ được chuyển qua bộ chuyển đổi bước sĩng khả chỉnh, tới bộ AWG thứ hai và chuyển mạch tới đầu ra chính xác theo bước sĩng. Nếu cần phải đệm, gĩi tin sẽ được chuyển mạch tới một trong các cổng của các đường dây trễ. Chúng sẽ tiếp tục biến đổi bước sĩng sang một bước sĩng xác định và được chia trên tất cả các đường dây trễ. Tại đầu ra của các đường dây trễ, một trong các gĩi tin ở các bước sĩng khác nhau sẽ được chọn, sau đĩ được chuyển đổi sang một số bước sĩng và chuyển ngược trở lại AWG thứ nhất. Cấu hình này chỉ minh họa một mơ hình chuyển mạch mà mỗi cổng đầu vào chỉ cĩ một bước sĩng, nên mỗi đầu vào và đầu ra chỉ cĩ thể chứa một gĩi tin tại một thời điểm. Trên thực tế chuyển mạch WASPANET gồm rất nhiều bộ ghép kênh và bộ tách kênh và mỗi mặt chỉ hoạt động ở một bước sĩng, nên cấu hình trên chỉ mơ tả một mặt của chuyển mạch. Trong chuyển mạch WASPANET, mỗi đầu vào sẽ được tách kênh và mỗi bộ tách kênh sẽ gửi gĩi tin với bước sĩng i trên mặt i. Tương tự như vậy, mỗi đầu ra được thực hiện bằng cách ghép phối hợp các đầu ra của các mặt. 2.6.3 Chuyển mạch lựa chọn và quảng bá Chuyển mạch lựa chọn và quảng bá là một kiến trúc chuyển mạch chung, Loại chuyển mạch này đã được thực thi trong nhiều dự án. Chuyển mạch lựa chọn và quảng bá khơng cần sử dụng phần tử khả chỉnh giống như các chuyển mạch định tuyến bước sĩng. Lợi ích khác của chuyển mạch là khả năng quảng bá và đa hướng. Nguyên lý hoạt động của chuyển mạch là thơng tin từ mỗi đầu vào được phối hợp với một tín hiệu được xao chép tới mỗi đầu ra. Sau đĩ mỗi khối đầu ra sẽ lọc thơng tin như yêu cầu (gĩi) từ tín hiệu và tách các gĩi ra. Chuyển mạch cĩ thể dựa vào bước sĩng (WDM) hoặc dựa vào thời gian (TDM), hoặc sử dụng cả hai. 2.6.3.1 Chuyển mạch lựa chọn và quảng bá KEOPS Rất nhiều chuyển mạch lựa chọn và quảng bá sử dụng cơng nghệ WDM. Một ví dụ đơn giản của loại chuyển mạch này là chuyển mạch được thực hiện trong dự án KEOPS. Chuyển mạch này được mơ tả trong hình 2.44. Điều khiển logic Điều khiển logic 1 1 N N 1 K 1 K 1 K l1 lN l1 lN Hình 2.44 : Cấu hình của chuyển mạch lựa chọn và quảng bá Đầu vào Đầu ra Mã hố gĩi tin Đệm gĩi tin Khối lựa chọn Trong chuyển mạch này cĩ một số điểm giống với chuyển mạch định tuyến bước sĩng. Điểm khác nhau là giữa bộ mã hố gĩi, các gĩi cĩ bước sĩng tuỳ thuộc cổng vào trong khi chuyển mạch định tuyến theo bước sĩng các gĩi cĩ bước sĩng tuỳ thuộc cổng ra. Trong chuyển mạch lựa chọn và quảng bá KEOPS mỗi đầu vào và ra chỉ cĩ thể chứa một gĩi tại một thời điểm. Một chuyển mạch N´N gồm bốn khối: Bộ mã hố gĩi gồm N bộ chuyển đổi bước sĩng, một cho mỗi đầu vào. Tất cả các đầu vào cĩ bước sĩng riêng biệt và được gán cố định. Tức là đầu vào mỗi gĩi được nhận dạng bởi bước sĩng. Tất cả các gĩi đến tại cùng khe thời gian thì được ghép lại với nhau. Bộ đệm gĩi gồm các đường trễ và một ma trận chuyển mạch khơng gian. Ma trận chuyển mạch khơng gian lại gồm các coupler thụ động và các cổng SOA quang. Tín hiệu ghép được xao chép tới K đường trễ khác nhau. Tại mọi khe thời gian nội dung đã được xao chép tới các đầu ra của đường trễ sẽ được gửi tới N khối của trường chuyển mạch khơng gian. Tại mỗi khối mỗi tín hiệu được chọn và tách ra. Tín hiệu đã chọn mà chứa tất cả các gĩi đến chuyển mạch tại khe thời gian riêng biệt sau đĩ được đưa trực tiếp tới khối tiếp theo. Khối lựa chọn bước sĩng gồm N bộ lựa chọn bước sĩng. Mọi bộ lựa chọn bước sĩng nhận tín hiệu gồm K gĩi. Bước sĩng được yêu cầu (tại cổng vào) được chọn tuỳ thuộc vào bộ điều khiển điện và gĩi yêu cầu được truyền thẳng tới cổng ra. Điều khiển điện điều khiển hệ thống. Bộ đệm FIFO điện được sử dụng để lưu trữ thơng tin liên quan từ mào đầu gĩi. 2.6.3.2 Chuyển mạch lựa chọn và quảng bá ULPHA Nhiều chuyển mạch gĩi quang thường sử dụng cơng nghệ WDM hơn là OTDM. WDM cĩ nhiều đặc tính tốt, nhưng cũng cĩ một số vấn đề. Các mạng dựa trên WDM cần sử dụng các bộ lọc khả chỉnh độ nhạy cao và các bộ chuyển đổi bước sĩng. Thêm nữa là các thiết bị điều khiển điện phức hợp cũng cần cĩ. Vì vậy một chuyển mạch lựa chọn và quảng bá dựa trên TDM được thực hiện bởi Shimatsu và Tsukada, gọi là ULPHA. ULPHA là chuyển mạch quang ATM cực nhanh dựa trên nguyên lý lựa chọn và quảng bá. Hình 3.45 mơ tả chuyển mạch này. Các tín hiệu đầu vào được dẫn tới các bộ điều chế đầu vào (M) và các bộ mã hố tế bào (CC), ở đĩ dữ liệu được nén phụ thuộc vào tốc độ của nguồn xung ngắn. Mào đầu khơng bị nén để dễ dàng phát hiện thơng tin địa chỉ. Coupler sao phối hợp dữ liệu từ các đầu vào khác nhau thành một tín hiệu, mà sau đĩ được xao chép tới mọi đầu ra. Bộ lựa chọn tế bào chọn ra khe thời gian thích hợp và sau đĩ giả mã gĩi như dạng ban đầu. Cũng như nhiều chuyển mạch ở trên, mỗi cổng đầu vào và ra chỉ chứa một gĩi tại một thời điểm. Hình 2.45: Cấu trúc chuyển mạch ULPHA. 2.6.3.3 Chuyển mạch bộ nhớ lặp sợi Được mơ tả trong hình 3.46 đĩ là một chuyển mạch lựa chọn và quảng bá đơn giản được thực hiện trong dự án ATMOS. Nĩ cĩ một TWC tại mỗi đầu vào và một bộ lọc khả chỉnh tại mỗi đầu ra. Chuyển mạch cĩ một bộ đệm vịng lặp tuần hồn cĩ thể truy cập bước sĩng một cách ngẫu nhiên. Với các bộ chuyển đổi bước sĩng khả chỉnh mỗi gĩi nhận được một bước sĩng mà khơng sử dụng trong bộ đệm. Tại mọi khe thời gian tất cả các gĩi được xao chép tới tất cả các đầu ra. Các gĩi mà đã được chọn bởi các bộ lọc khả chỉnh bị xố khỏi bộ nhớ với các chuyển mạch cổng khả chỉnh. Dung lượng của chuyển mạch cĩ thể tăng băng cách sử dụng vài bộ đệm và chuyển mạch khơng gian. Cũng như trên, mỗi cổng đầu vào và ra chỉ cĩ thể chứa một gĩi tại một thời điểm. Hình 2.46: Cấu trúc chuyển mạch bộ nhớ lặp sợi. 2.6.5 Chuyển mạch định tuyến quang phân khe thời gian l1 l2 l3 l4 Khe quang l3 Gĩi tin Chuyển mạch gĩi quang Xử lí tiêu đề Delay_line Đệm gĩi tin (điện) Mảng bộ phát Phần tách Phần ghép Hình 2.47: Cấu trúc chuyển mạch định tuyến quang phân khe Định tuyến quang phân khe là một một kiến trúc chuyển mạch gĩi khác. Trong đĩ, thời gian được chia thành các khe cĩ độ dài cố định. Mỗi bước sĩng chỉ chứa một gĩi tin ở một khe thời gian. Tại một khe thời gian mọi kênh truyền cĩ thể tới đích tại cùng một node, khi đĩ mỗi khe thời gian được chuyển mạch như khối tích hợp khơng cĩ tách kênh hay ghép kênh. Các tiêu đề trên khe thời gian sẽ nhận một bước sĩng. Ta cĩ thể minh họa trên hình 2.47. Trước hết, các kênh sẽ được tách ra, các phần tiêu đề gĩi tin sẽ chuyển tới bộ xử lí tiêu đề, các bộ lọc cĩ thể thay thế cho bộ tách xen rẽ. Các kênh khác sẽ bị trễ trong thời gian xử lí tiêu đề. Sau đĩ, chuyển mạch sẽ được thực hiện như các chuyển mạch thơng thường với một kênh, cuối cùng các gĩi tin được truyền sẽ được ghép trên các kênh rỗi. Ưu điểm của chuyển mạch này cần ít thiết bị quang. Hầu hết các kiến trúc chuyển mạch trình bày ở trên đều chỉ cĩ thể chuyển mạch một gĩi tin ở mỗi đầu vào tại một thời điểm. Các kiến trúc này chưa thể sử dụng dụng ngay trong mạng WDM, và cần phải cĩ thêm nhiều cải tiến thích hợp. Hiện nay, hệ thống thực tế đã triển khai được số lượng kênh là 40 hoặc 80 kênh, và con số này cĩ thể tăng trong tương lai gần. Do đĩ hiệu năng của các kiến trúc chuyển mạch này cịn rất thấp. Tuy nhiên, với nguyên lí hoạt động và đánh giá khả cải thiện thì đây là những kiến trúc chuyển mạch cĩ rất nhiều hứa hẹn trong mạng chuyển mạch gĩi quang CHƯƠNG III: CÁC MƠ HÌNH CHUYỂN MẠCH 3.1 Kiến trúc chuyển mạch ATMOS Kiến trúc chuyển mạch này khơng hồn tồn quang do phải điều khiển bằng điện gồm 3 tầng như trên hình 3.1 sau: Đổi bước sĩng. lM l1 BxT 0xT Cổng quang M 1 Điều khiển điện PD PD Mã bước sĩng. Đệm đường dây trễ Tách bước sĩng 1 M Lọc băng thơng Hình 3.1: Chuyển mạch gĩi ATMOS. Tầng mã bước sĩng: tiêu đề mọi gĩi trong M đầu vào được tách ra nhờ Photodiode (PD) để trích ra thơng tin định tuyến. Dựa trên thơng tin đĩ, mỗi gĩi sẽ được truyền trên một bước sĩng phù hợp với băng tần của bộ lọc quang ở đầu ra yêu cầu. Chức năng này được thực hiện nhờ bộ biến đổi bước sĩng quang. Tầng đệm bằng sợi quang đường dây trễ với độ dài tương ứng với bội số của chu kỳ gĩi T. Để truy cập nhanh vào tầng đệm này, người ta sử dụng các cổng quang. Tầng cuối cùng là tầng tách bước sĩng, các bộ lọc băng thơng sẽ lựa chọn hay lấy ra các gĩi trong bước sĩng tương ứng. 3.2 Kiến trúc chuyển mạch KEOPS Đề tài nghiên cứu ATMOS thành cơng là nhờ cĩ đề tài nghiên cứu KEOPS và sự nghiên cứu tầng mạng quang chuyển mạch gĩi được mở rộng. Các gĩi quang sẽ cĩ khoảng thời gian cố định là 1,7 ms, tiêu đề gĩi cĩ tốc độ 622Mb/s và được xử lý điện, dữ liệu cĩ tốc độ khác nhau. Khoảng thời gian gĩi cố định đảm bảo cùng một node chuyển mạch cĩ thể chuyển mạch gĩi ở tốc độ khác nhau.Tầng mạng gĩi quang được kiến nghị trong mơ hình KEOPS được chấp nhận ở cả tốc độ bit và chế độ truyền trong suốt ở một vài cấp độ như : tế bào ATM , gĩi IP, khung SDH. Ngồi ra, kiến trúc chuyển mạch KEOPS cịn cho phép quảng bá các gĩi quang đầu vào. Kiến trúc chuyển mạch KEOPS cơ bản giống như ATMOS, sự khác nhau chính là các gĩi của một đầu vào cho trước luơn luơn chuyển đổi ở cùng một bước sĩng. Nhờ kết hợp cổng đa bước sĩng, đường dây trễ và bộ chọn bước sĩng nhanh ở đầu ra nên cĩ thể quảng bá gĩi. Nguyên lý hoạt động cĩ thể mơ tả chi tiết hơn trên hình 3.3. BxT lM lM lM l1 l1 M 1 Điều khiển điện PD PD Mã bước sĩng Cổng đa bước sĩng Cổng đơn bước sĩng Chuyển đổi bước sĩng Đệm de_lay quang Lựa chọn bước sĩng l1 0xT 1 M Ghép WDM Chia thụ động Hình 3.3: Chuyển mạch gĩi quang KEOPS. Mỗi gĩi sau khi xác định cổng đầu vào đều được chuyển đổi vào một bước sĩng, và được chuyển vào bộ đệm. Các cổng quang đa bước sĩng ở mỗi đầu ra đường dây trễ sẽ chọn gĩi thuộc về một khe thời gian thích hợp với trạng thái hàng đợi, các cổng quang cũng cĩ thể chặn đồng thời tất cả các bước sĩng. Sau đĩ, bộ lựa chọn bước sĩng nhanh sẽ chỉ chọn một trong nhiều gĩi, ví dụ dựa trên một bước sĩng. Cấu hình này cho phép chọn lựa một vài hay tất cả đầu ra đồng thời ở cùng một bước sĩng. KEOPS đã kết hợp kỹ thuật truyền dẫn quang WDM và chuyển mạch gĩi cho ra mạng chuyển mạch gĩi quang WDM. Mục tiêu của KEOPS là nâng chức năng chuyển mạch lên miền quang, khi đĩ mới cĩ thể thích ứng hoạt động chuyển mạch của bộ định tuyến với truyền dẫn WDM, do đĩ kết hợp được băng thơng và định tuyến chuyển tiếp. KEOPS đã đưa ra mạng gĩi trong suốt quang, trong suốt cả về tốc độ truyền dẫn và giao thức, do đĩ hệ thống này rất dễ mở rộng và dễ khắc phục lỗi thiết bị để thiết lập lại cấu hình trong những lúc cần thiết. 3.3 Kiến trúc chuyển mạch WASPNET WASPNET (mạng gĩi chuyển mạch theo bước sĩng) là một EPSRC cộng tác giữa ba trường đại học ở Anh và vài viện cơng nghiệp. Một thành tựu chính của dự án là thực thi một số kiến trúc chuyển mạch gĩi quang. Chuyển mạch dung lượng cao, tương thích với lưu lượng Internet và hiệu quả sử dụng mạng đã nhận được kết quả của dự án. Cũng chỉ ra dự án WASPNET mà truyền dẫn gĩi quang trong mạng qua 14 node thì cĩ thể thực hiện được mà khơng làm giảm tín hiệu quan trọng. Thêm nữa để thiết kế node ,cũng như điều khiển mạng và hoạt động, chế tạo thiết bị được nghiên cứu. Trong dự án một network demonstrator đã được phát triển. Sử dụng demonstrator các chức năng của mào đầu xố , chèn, định tuyến , chuyển mạch và giải quyết xung đột đã được nghiên cứu. 3.3.1 Chuyển mạch WASPNET Như mơ tả trong hình 3.4. AWG AWG TWCs TWCs Tách kênh Ghép kênh Đầu ra Đầu vào Hình 3.4: Chuyển mạch WASPANET Chuyển mạch là sự đơn giản hố của chuyển mạch gĩi quang WDM. Hình vẽ mơ tả một mức của chuyển mạch trong khi chuyển mạch gồm nhiều mức, mỗi mức hoạt động tại một bước sĩng đơn. Trong WDM chuyển mạch WASPNET cĩ khả năng tại mỗi sợi vào được kết nối tới một bộ phân kênh mà gĩi được gửi đi với bước sĩng i mức i, và mỗi đầu ra nhận được bằng cách ghép trỗn các đầu vào của các mức. Trong chuyển mạch này, các gĩi cĩ mức độ ưu tiên cao cĩ thể chiếm trước các gĩi cĩ mức độ ưu tiên thấp. Chức năng của chuyển mạch rất giống với chức năng của chuyển mạch hồi tiếp dựa trên AWG. AWG thứ hai trong hình vẽ sử dụng để tránh xung đột. Trộn bước sĩng và phối hợp các cổng đầu vào của AWG thứ hai để xác định cổng đầu ra. Nhiều gĩi cĩ thể tồn tại trên cùng một đầu ra của mức, các gĩi cĩ bước sĩng khác nhau. Cách khác cĩ thể thay thể AWG thứ hai bằng chuyển mạch khơng gian. 3.3.2 Điều khiển mạng Cĩ hai phương pháp cĩ thể sử dụng để điều khiển mạng đĩ là phương pháp tán xạ kênh bước sĩng (SCWP) và phương pháp chia xẻ kênh bước sĩng (SHWP). Trong tiếp cận gần đây, mỗi gĩi quang sử dụng bước sĩng giống nhau dọc tồn bộ kênh truyền. Một số gĩi cĩ thể cũng sử dụng bước sĩng giống nhau. Trong phương pháp SCWP, các gĩi được chuyển đổi thành bước sĩng mới tại mỗi node. Tất nhiên, SCWP cung cấp thơng lượng cao hơn và yêu cầu ít bộ đệm. Mặt khác, cần sử dụng các bộ chuyển đổi bước sĩng khả chỉnh. 3.3.3 Định dạng gĩi Trong dự án WASPNET, một gĩi cĩ 4 byte mào đầu gĩi và 256 byte tải trọng. Tải trọng cĩ tốc độ dữ liệu 10Gbít/s, trong khi mào đầu gĩi gửi đị với tốc độ truyề thấp hơn. Ba lựa chọn khác nhau sử dụng để truyền dữ liệu và mào đầu gĩi, mỗi cách cĩ mặt mạnh và mặt yếu: Cả mào đầu và dữ liệu được truyền tại cùng khe thời gian. Mào đầu được đặt trên một sĩng mang điện ở trên các tần số sử dụng cho tải trọng. Mào đầu và tải trọng được truyền đồng thời với các bước sĩng khác nhau. Mào đầu và tải trọng được truyền rời rạc. Việc phối hợp này chịu sự xuyên âm. Trong cách phối hợp thứ nhất việc cập nhật mào đầu gặp khĩ khăn, và trong cách thứ hai cần sử dụng thêm kỹ thuật laser tới từng kênh tải trọng để lần lượt cập nhật mào đầu. Trong cách cuối băng tần sử dụng thì ít hơn, nhưng khơng bị xuyên âm và việc cập nhật mào đầu dễ dàng hơn. 3.4 Mạng ứng dụng cho chuyển mạch gĩi quang 3.4.1 Chuyển mạch gĩi quang trong suốt 3.4.1.1 Các mạng gĩi quang 1 Mạng tốc độ bít cao Sự hội tụ của viễn thơng và truyền thơng máy tính đã được biết trước một thời gian từ khi cả hai đều dựa vào kỹ thuật số. Trong gần nhưng năm 1980, xuất hiện mối tương quan rõ ràng giữa các mạng viễn thơng truyền thống lưu lượng bị chi phối, hồn thành việc tích hợp giữa việc nâng cấp hướng kết nối và cơ sở hạ tầng viễn thơng chuyển mạch kênh để cho phép hỗ trợ lưu lượng dữ liệu. Tới thế kỷ mới mơi trường mạng đã được thay đổi hồn tồn. Hướng hiện tại với lưu lượng dữ liệu truyền đi khắp nơi, trong lưu lượng Internet thơng thường thì lưu lượng trung bình bằng lưu lượng tràn nguyên nhân do dịch vụ điện thoại, làm cho truyền thơng dữ liệu chi phối loại lưu lượng. Sự phát triển của kỹ thuật WDM điểm - điểm sử dụng băng thơng sợi quang một cách hiệu quả và nhanh chĩng (với khía cạnh là số kênh bước sĩng bằng với tốc độ bít trên kênh). Tương lai phát triển của các mạng truyền tải WDM kết nối chéo quang, quản lý linh động đường tồn quang sẽ trả lại lượng dư tiềm năng các chức năng mạng mà được cung cấp bởi lớp SDH. Từ triển vọng khách hàng, IP đã trở thành giao thức chi phối việc truyền dữ liệu, vì vậy hiện tại đang là ứng cử rất mạnh cho việc tích hợp truyền dữ liệu của viễn thơng. Nếu phiên bản hiện thời của IP khơng hỗ trợ phân biệt luồng khách hàng trên tiêu chuẩn chất lượng dịch vụ, tiếp tục phát triển trong nhĩm đặc trách kỹ thuật Interenet ( IETF ) cĩ thể cĩ kết quả sớm trong khả năng phát triển, đảm bảo chất lượng dịch vụ với phổ của các kiểu lưu lượng. Vì vậy trong hai thập kỷ gần đây phạm vi của kiến trúc mạng số tích hợp dịch vụ băng thơng rộng (BISDN) được mở rộng và xung quanh nĩ là cơng nghệ IP/WDM thêm nữa là ATM/ SDH hoặc IP/ SDH/WDM. Mối quan tâm chính với tiếp cận cơng nghệ IP/WDM thì khơng tương xứng giữa dung lượng truyền dẫn được cung cấp bởi lớp quang WDM và cơng suất xử lý của các bộ định tuyến hiện thời . Các bộ định tuyến IP thực hiện ba chức năng chính: Định tuyến: Hỗ trợ nhiều giao thức để bảo vệ các kết nối mạng, thơng tin chứa đựng trong các bảng định tuyến. Chuyển tiếp: Liên quan tới bảng định tuyến với mỗi gĩi đầu vào để xác định giao diện đầu ra để gĩi cĩ thể ghi. Chuyển mạch: Chuyển trực tiếp các gĩi tới đầu ra thích hợp. Với khía cạnh để định tuyến, vấn đề chính xuất phát từ kích cỡ của bảng định tuyến và tần số cập nhật bảng định tuyến. Như các vấn đề đánh địa chỉ hiện thời và quản lý bằng các phương tiện tốt (tập hợp định tuyến, cập nhật giao thức định tuyến để tránh dư hay thay đổi thơng tin lỗi thời). Đặc tính chính của tắc nghẽn kiểu cổ chai xuất hiện tại mức chuyển tiếp. Thời gian cần thiết để quét một bảng định tuyến là cố định để giới hạn thơng lượng định tuyến. Hai giải pháp đã được đề xuất để giảm tắc nghẽn kiểu cổ chai này: Song song hố hai hoạt động chuyển tiếp đĩ là hoạt động một cách độc lập dựa trên gĩi-gĩi. Tối ưu hố việc mã hố bảng đinh tuyến và thuật tốn quét, kết quả đạt được cải thiện một cách ấn tượng. Xem xét một ước lượng cũ về kịch cỡ trung bình của gĩi là 200 byte với tốc độ quét 2.106 lần trên giây thực hiện trên Pentium 200MHz, giới hạn tốc độ bít lớn nhất thiết lập nhờ xử lý chuyển tiếp khoảng 3 Gb/s. Việc chấp nhận cơng nghệ chuyển mạch ATM hiện thời hoặc cơng nghệ chuyển mạch thừa hưởng từ nền cơng nghiệp siêu tính tốn đã cung cấp ma trận chuyển mạch nhanh và lớn, mà cĩ thể giảm được tắc nghẽn cổ chai. Thuận lợi trong cơng nghệ và kiến trúc giúp cho thế hệ tiếp theo của các bộ định tuyến IP Gb, ví dụ cụ thể là mạng Neo 512Gb/s ma trận chuyển mạch khơng tắc nghẽn với bộ xử lý luồng 2400. Bất chấp sự nâng cấp ấn tượng đĩ vẫn cần chú ý tới hệ thống chuyển mạch điện tử độ linh động thấp khi quan tâm đến khả năng nâng cấp thơng lượng. Cĩ được hệ thống WDM mà cho phép giá rẻ, băng thơng truyền dẫn tăng lên, nhiều tần số cao của lớp truyền tải cĩ khả năng dự tính tăng theo yêu cầu. Nhiều tần số thấp sẽ đặt sức nặng yêu cầu vào sử lý chuyển mạch theo tần số phụ thuộc, tăng giá để giữ tốc độ truyền dẫn. 2 Mạng gĩi quang Từ mơ tả ở trên, KEOPS tìm kiếm để phối hợp chuyển mạch gĩi với cơng nghệ truyền dẫn WDM để mang lại chuyển mạch gĩi quang của hệ thống WDM. Kết quả thay đổi nhiều tải chuyển mạch thành miền quang, cho phép phạm vi thành cơng của dung lượng chuyển mạch của các bộ định tuyến IP, khi so sánh với khả năng của kỹ thuật WDM. Khi làm như vậy, hiệu quả khi tách giữa băng thơng và định tuyến/ chuyển tiếp thì cũng được thực hiện. Vấn đề trước, bao gồm cả chuyển mạch và truyền dẫn được đánh địa chỉ trong miền quang, truy cập băng thơng sợi quang lớn, đĩ là sự liên quan tới xử lý định tuyến/ chuyển tiếp gĩi phức tạp xuất hiện tại mức mào đầu gĩi bất kể kích cỡ kèm theo của thực thể dữ liệu. Thêm nữa, lớp gĩi quang cung cấp các tuyến cơ bản, các chức năng của lớp bắt buộc hiệu năng giao diện của IP với lớp WDM bằng cách truyền tải các gĩi IP trong tải trọng của gĩi quang. Hơn nữa cịn cung cấp mức ghép trong miền thời gian, điều đĩ cần thiết để cho phép các bộ định tuyến IP để kết hợp các luồng khách hàng trước khi truyền thơng tin vào đường ống WDM quang. Hướng này bị loại bỏ bởi những phát minh gần đây mà mục đích để bao quát các cơng nghệ định tuyến và chuyển mạch một cách trực t