Đề tài Ứng dụng các DSP khả trình trong 3G

MỤC LỤC DANH MỤC HÌNH VẼ i THUẬT NGỮ VIẾT TẮT 3GPP 3G Partnership Project Dự án hợp tác 3G A ACS Add, Compare and Select Cộng, so sánh và lựa chọn AFC Automatic Frequency Control Điều khiển tần số tự động AGC Automatic Gain Control Điều khiển độ lợi tự động API Application Programming Interface Giao diện lập trình ứng dụng ARIB Association Industry and Business Liên hiệp kinh doanh và công nghiệp Nhật Bản ASIC Application Specific Integrated Circuits Mạch tích hợp ứng dụng đặc trưng ATM Asynchronous Transfer Mode Chế độ truyền tải không đồng bộ AWGN Additive White Gaussian Noise Tạp âm Gaussơ trắng cộng B BLAST Bell-labs-LAyered-Space-Time Các thí nghiệm Bell phân lớp không gian - thời gian BOM Bill of Materials Chi phí vật liệu BOPS Billions of Operations Per Second Hàng tỷ thao tác trên một giây BPSK Binary Phase Shift Keying Điều chế khóa chuyển pha cơ số hai BTS Base Transcerver Station Trạm thu phát gốc C CCP Correlator Coprocessor Bộ đồng xử lý tương quan CCTrCH Coded Composite Transport Channel Kênh truyền tải đa hợp được mã hóa CDMA Code Division Multiple Access Đa truy nhập phân chia theo mã CM Constant Modulus Modul không đổi CMOE Constrained Minimum Output Energy Năng lượng đầu ra cực tiểu ràng buộc CODEC Coder and Decoder Bộ mã hóa và giải mã CR Chip-rate Tốc độ chip CRC Cyclic Redundancy Code Mã dư vòng CSB Combined Symbol Buffer Bộ đệm ký hiệu kết hợp D DBB Digital Base Band Băng tần gốc số DCT Discrete Cosine Tranform Biến đổi cosin rời rạc DLL Delay Lock Loop Lặp khóa trễ DMA Direct Memory Access Truy nhập bộ nhớ trực tiếp DMT Discrete Multitone Modulation Điều chế đa tần rời rạc DPE Delay Profile Estimation Ước tính hiện trạng trễ DS-CDMA Direct Sequence CDMA CDMA chuỗi trực tiếp DSP Digital Signal Processor Bộ xử lý tín hiệu số E EDMA Enhance DMA DMA tăng cường EOL Early/On Time/Late Sớm/đúng lúc/muộn ETSI European Telecommunications Standards Institute Viện tiêu chuẩn viễn thông Châu Âu F FCC Federal Communication Comission Ủy ban thông tin liên bang FCP Flexible Coprocessor Bộ đồng xử lý mềm dẻo FDD Frequency Division Duplex Ghép song công phân chia theo tần số FDD-DS Frequency Division Duplex-Direct Sequence Ghép song công phân chia theo tân số- chuỗi trực tiếp FDMA Frequency Division Multiple Access Đa truy nhập phân chia theo tần số FEC Forward Error Correction Hiệu chỉnh lỗi trước FHT Fast Hadamard Transformation Biến đổi Hadamard nhanh FM Frequency Modulation Điều chế tần số FSK Frequency Shift Keying Điều chế khóa chuyển tần G GOPS GPRS General Packet Radio Service Dịch vụ vô tuyến gói chung GSM Global System for Mobile Communication Hệ thống truyền thông di động toàn cầu H HW HardWare Phần cứng I IF Intermediate Frequency Tần số trung gian IMT International Mobile Telecommunications Thông tin di động quốc tế ITU International Telecommunication Union Ủy ban viễn thông quốc tế L LCC Loosely Coupled Coprocessor Bộ đồng xử lý ghép lỏng LMMSE Linear Minimum Mean Squared Error Lỗi trung bình bình phương cực tiểu tuyến tính LMS Least Mean Squares M MAC Medium Access Layer Lớp truy nhập môi trường MAP Maximum A Posteriori MGSO Modified Gram-Schmidt Orthogonalization Trực giao hóa Gram-Schmidt thay đổi MIMO Multiple Input Multiple Output Đa đầu vào đa đầu ra MIPS Million Instructions Per Second Triệu lệnh trên giây MMU Memory Management Unit Khối quản lý bộ nhớ MRC Maximal Ratio Combining Tổ hợp tỷ số tối đa MS Mobile Station Trạm di động MSE Mean Square Error Lỗi trung bình bình phương MSK Minimum Shift Keying Điều chế dịch pha cực tiểu N NMSE Normalized Mean Square Error Lỗi trung bình bình phương chuẩn hóa O OEM OFDM Orthogonal Frequency Division Multiplexing Ghép kênh phân chia theo tần số trực giao P PIC Parallel Interference Cancellation Khử nhiễu song song PLMN Public Land Mobile Network Mạng di động mặt đất công cộng PN Pseudo Noise Giả tạp âm PSK Phase Shift Keying Điều chế khóa dịch pha Q QAM Quadrature Amplitude Modulation Điều chế biên độ vuông góc QR R RACH Random Access Channel Kênh truy nhập ngẫu nhiên RAKE Bộ phân tập RAKE RC Radio Configuration Cấu hình vô tuyến RF Radio Frequency Tần số vô tuyến RMS Recursive Least Squares Bình phương đệ quy nhỏ nhất RRC Radio Resource Controller Bộ điều khiển tài nguyên vô tuyến RSCC Recursive Systematic Convolution Coder Bộ mã hóa xoắn hệ thống đệ quy S SCORE Self-Coherence Restoral SIC Successive Interference Cancellation Khử nhiễu liên tiếp SINR Signal-to-Interference Noise Power Ratio Tỷ số tín hiệu trên tạp âm, nhiễu SISO Single Input Single Output Một đầu vào một đầu ra SNR Signal to Noise Ratio Tỷ số tín hiệu trên tạp âm SOI Signal Of Interest Tín hiệu quan tâm SR Symbol-rate Tốc độ ký hiệu SVD Singular Value Decomposition Phân tích giá trị duy nhất SW SoftWare Phần mềm T TCC Tightly Coupled Coprocessor Bộ đồng xử lý ghép chặt TDD Time Division Duplex Bộ ghép song công phân chia theo thời gian TDMA Time Division Multiple Access Đa truy nhập phân chia theo thời gian TI Texas Instruments Dụng cụ Texas U UMTS Universal Mobile Telecommunication System Hệ thống viễn thông di động toàn cầu UTRA Universal Terrestrial Radio Access Truy nhập vô tuyến mặt đất toàn cầu UTRAN UMTS Terrestrial Radio Access Network Mạng truy nhập vô tuyến mặt đất UMTS V VCP Viterbi Coprocessor Bộ đồng xử lý Viterbi VLD Variable Length Decoding Giải mã chiều dài biến đổi W WCDMA Wideband Code Division Multiple Access Đa truy nhập phân chia theo mã băng rộng WMSA Weighted Multi-Slot Average Trung bình đa khe theo trọng số LỜI NÓI ĐẦU Thông tin di động ngày nay đã trở thành một ngành công nghiệp viễn thông phát triển nhanh và mang lại nhiều lợi nhuận nhất cho các nhà khai thác. Sự phát triển của thị trường viễn thông di động đã thúc đẩy mạnh mẽ việc nghiên cứu và triển khai các hệ thống thông tin di động mới trong tương lai. Hệ thống di động thế hệ hai, với GSM và CDMA là những ví dụ điển hình đã phát triển mạnh mẽ ở nhiều quốc gia. Tuy nhiên, thị trường viễn thông càng mở rộng càng thể hiện rõ những hạn chế về dung lượng và băng thông của các hệ thống thông tin di động thế hệ hai. Sự ra đời của hệ thống di động thế hệ ba là một tất yếu, theo hướng cung cấp các dịch vụ đa phương tiện nhằm đáp ứng nhu cầu ngày càng tăng và đa dạng của người sử dụng. Đồ án “Ứng dụng các DSP khả trình trong 3G” trình bày những ứng dụng của các DSP khả trình trong việc thiết kế các thành phần căn bản của hệ thống 3G. Sự hỗ trợ của các DSP khả trình đối với việc tăng khả năng xử lý, tốc độ xử lý, dung lượng hệ thống, hiệu suất làm việc của hệ thống 3G. Qua đó thấy được ứng dụng và tầm quan trọng của các DSP khả trình trong việc thiết kế hệ thống thông tin di động. Bố cục của đồ án gồm 4 chương: Chương 1: Tổng quan về hệ thống thông tin di động 3G. Chương 2: Các DSP khả trình trong các máy cầm tay hai chế độ (2G và 3 G). Chương 3: Các DSP khả trình trong các modem trạm gốc 3G. Chương 4: Sử dụng DSP khả trình trong xử lý dàn anten. DSP được sử dụng rộng rãi trong rất nhiều lĩnh vực của khoa học, công nghệ điện tử, tin học và đời sống. Ứng dụng của DSP trong hệ thống thông tin di động thì không phải là mới mẻ, nhưng việc tìm hiểu về ứng dụng của các DSP khả trình trong 3G là vấn đề khá mới ở Việt Nam, đòi hỏi phải có kiến thức sâu rộng về hệ thống 3G và xử lý tín hiệu số. Vì vậy trong khuôn khổ đồ án chắc chắn không tránh khỏi những sai sót cũng như còn nhiều vấn đề chưa được giải quyết thoả đáng. Em rất mong nhận được sự chỉ bảo của các thầy cô giáo, sự góp ý và phê bình của các bạn. Trong thời gian thực tập và hoàn thành đồ án em đã nhận được sự giúp đỡ tận tình của thầy giáo TS. Nguyễn Phạm Anh Dũng, sự chỉ bảo ân cần của các thầy cô giáo trong khoa Viễn thông. Em xin chân thành cảm ơn! Hà Nội ngày 20/10/2005 Sinh viên Nguyễn Trung Hiếu CHƯƠNG 1: TỔNG QUAN VỀ THÔNG TIN DI ĐỘNG 3G 1.1 Giới thiệu Thông tin di động bắt đầu từ những năm 1920, khi các cơ quan an ninh ở Mỹ bắt đầu sử dụng điện thoại vô tuyến, dù chỉ là ở các căn cứ thí nghiệm. Công nghệ vào thời điểm đó đã có những thành công nhất định trên các chuyến tàu hàng hải, nhưng nó vẫn chưa thực sự thích hợp cho thông tin trên bộ. Các thiết bị còn khá cồng kềnh và công nghệ vô tuyến vẫn còn gặp khó khăn trước những toà nhà lớn ở thành phố. Vào năm 1930 đã có một bước tiến xa hơn với sự phát triển của điều chế FM, được sử dụng ở chiến trường trong suốt thế chiến thứ hai. Sự phát triển này kéo dài đến cả thời bình, và các dịch vụ di động bắt đầu xuất hiện vào những năm 1940 ở một số thành phố lớn. Tuy vậy, dung lượng của các hệ thống đó rất hạn chế, và phải mất nhiều năm thông tin di động mới trở thành một sản phẩm thương mại. Hình 1.1 trình bày tóm tắt lộ trình phát triển các thế hệ thông tin di động từ 1G đến 3G. Để tiến tới thế hệ ba, thế hệ hai phải trải qua một giai đoạn trung gian, giai đoạn này được gọi là 2,5G. Hình 1.1: Lộ trình phát triển các thế hệ thông tin di động Bảng 1.3: Một số nét chính của nền tảng công nghệ thông tin di động từ thế hệ một đến thế hệ ba. Thế hệ thông tin di động Hệ thống Dịch vụ chung Chú thích Thế hệ 1 (1G) AMPS, TACS, NMT Tiếng thoại FDMA, tương tự Thế hệ 2 (2G) GSM, IS-136, IS-95 Chủ yếu cho thoại kết hợp với dịch vụ bản tin ngắn TDMA hoặc CDMA, số, băng hẹp (8-13Kbit/s) Thế hệ trung gian (2,5G) GPRS, EDGE, cdma200-1x Trước hết là tiếng thoại có đưa thêm các dịch vụ số liệu gói TDMA (kết hợp nhiều khe hoặc nhiều tần số), CDMA, sử dụng chồng lên phổ tần của thế hệ hai nếu không sử dụng phổ tần mới, tăng cường truyền số liệu gói cho thế hệ hai Thế hệ 3 (3G) Cdma2000, W-CDMA Các dịch vụ tiếng và số liệu gói được thiết kế để truyền tiếng và số liệu đa phương tiện là nền tảng thực sự của thế hệ ba. CDMA, CDMA kết hợp TDMA, băng rộng (tới 2 Mbit/s), sử dụng chồng lấn lên thế hệ hai hiện có nếu không sử dụng phổ tần mới 1.2 Các mô hình kiến trúc của các hệ thống thông tin di động 3G 1.2.1 Kiến trúc chung mạng thông tin di động 3G Mạng thông tin di động 3G lúc đầu sẽ là mạng kết hợp giữa các vùng chuyển mạch gói (PS) và chuyển mạch kênh (CS) để truyền số liệu gói và tiếng. Các trung tâm chuyển mạch gói sẽ là các chuyển mạch sử dụng công nghệ ATM. Trên đường phát triển đến mạng toàn IP, chuyển mạch kênh sẽ dần được thay thế bằng chuyển mạch gói. Các dịch vụ kể cả số liệu lẫn thời gian thực (như tiếng và video) cuối cùng sẽ được truyền trên cùng một môi trường IP bằng các chuyển mạch gói. Hình 1.2 cho thấy ví dụ về một kiến trúc tổng quát của thông tin di động 3G kết hợp cả CS và PS trong mạng lõi. Hình 1.2: Kiến trúc tổng quát của một mạng di động kết hợp cả CS và PS 1.2.2 Kiến trúc mạng thông tin di động 3G phát hành 3 Hình 1.3 cho thấy cấu trúc mạng cơ sở W-CDMA trong 3GPP phát hành 1999 (Tập tiêu chuẩn đầu tiên cho UMTS ). Hình 1.3: Kiến trúc mạng trong 3GPP phát hành 1999 Mạng lõi gồm các trung tâm chuyển mạch di dộng MSC và các nút hỗ trợ chuyển mạch gói phục vụ SGSN. Các kênh thoại và số liệu chuyển mạch gói được kết nối với các mạng ngoài qua trung tâm chuyển mạch kênh và nút chuyển mạch gói cổng GMSC và GGSN. Để kết nối trung tâm chuyển mạch kênh với mạng ngoài cần có thêm phần tử làm chức năng tương tác mạng IWF. Ngoài các trung tâm chuyển mạch kênh và các nút chuyển mạch gói, mạng lõi còn chứa các cơ sở dữ liệu cần thiết cho các mạng di động như HLR, AUC, EIR. Mạng truy nhập vô tuyến chứa các phần tử sau: RNC: Radio Network Controller, bộ điều khiển mạng vô tuyến đóng vai trò như BSC ở các mạng thông tin di dộng. Nút B đóng vai trò như các BTS ở các mạng thông tin di động. UE: User Equipment, thiết bị người sử dụng. UE bao gồm thiết bị di động ME và modun nhận dạng thuê bao UMTS (USIM). USIM là vi mạch chứa một số thông tin liên quan đến thuê bao cùng với khoá bảo an (giống SIM ở GSM). Giao diện giữa UE và mạng được gọi là Uu. Trong các quy định của 3 GPP, trạm gốc được gọi là nút B. Nút B được nối đến một bộ điều khiển mạng vô tuyến RNC. RNC điều khiển các tài nguyên vô tuyến của các nút B được nối với nó. RNC đóng vai trò giống như BSC ở GSM. RNC kết hợp với các nút B nối với nó được gọi là hệ thống con mạng vô tuyến RNS. Giao diện giữa nút B và RNC gọi là giao diện Iub. Khác với giao diện Abis tương đương ở GSM, giao diện Iub được tiêu chuẩn hoá hoàn toàn và để mở, vì thế có thể kết nối nút B của một nhà sản xuất này với RNC của nhà sản xuất khác. Khác với ở GSM, các BSC trong mạng W-CDMA không nối với nhau, trong mạng truy nhập vô tuyến của UMTS (UTRAN) có cả giao diện giữa các RNC. Giao diện này được gọi là Iur có tác dụng hỗ trợ tính di động giữa các RNC và chuyển giao giữa các nút B nối đến các RNC khác nhau. Báo hiệu Iur hỗ trợ chuyển giao. UTRAN được nối đến mạng lõi qua giao diện Iu. Giao diện Iu có hai phần tử khác nhau: Iu-CS và Iu-PS. Kết nối UTRAN đến phần chuyển mạch kênh được thực hiện qua giao diện Iu-CS, giao diện này nối RNC đến một MSC/VLR. Kết nối UTRAN đến phần chuyển mạch gói được thực hiện qua giao diện Iu-PS, giao diện nay nối RNC đến một SGSN. Từ hình 1.3 ta thấy rằng tất cả các giao diện ở UTRAN của 3GPPP phát hành 1999 đều được xây dựng trên cơ sở ATM. ATM được chọn vì nó có khả năng hỗ trợ nhiều loại dịch vụ khác nhau (như tốc độ bít khả biến cho các dịch vụ trên cơ sở gói và tốc độ bít không đổi cho các dịch vụ chuyển mạch kênh). Mặt khác mạng lõi sử dụng cùng một kiến trúc cơ sở như kiến trúc của GSM/GPRS, nhờ vậy công nghệ mạng lõi có thể hỗ trợ công nghệ truy nhập vô tuyến mới. Chẳng hạn nâng cấp mạng lõi hiện có để hỗ trợ UTRAN sao cho một MSC có thể nối đến cả UTRAN RNC và GSM BSC. Trong thực tế các tiêu chuẩn UMTS cho phép hỗ trợ chuyển giao cứng từ UMTS đến GSM và ngược lại. Đây là một yêu cầu rất quan trọng vì cần có thời gian để triển khai rộng khắp UMTS nên sẽ có khoảng trống trong vùng phủ của GSM. Nếu UTRAN và GSM BSS được nối đến các MSC khác nhau, chuyển giao giữa các hệ thống đạt được bằng cách chuyển giao giữa các MSC. Nếu giả thiết rằng nhiều chức năng của MSC/VLR giống nhau đối với UMTS và GSM, MSC cần phải có khẳ năng hỗ trợ đồng thời cả hai kiểu dịch vụ. Tương tự hoàn toàn hợp lý khi giả thiết rằng SGSN phải có khả năng hỗ trợ đồng thời kết nối Iu-PS đến RNC và Gb đến GPRS BSC. Trong hầu hết sản phẩm của các nhà sản xuất, nhiều phần tử mạng đang được nâng cấp để hỗ trợ đồng thời GSM/GPRS và UMTS. Các phần tử mạng này bao gồm MSC/VLR, HLR, SGSN và GGSN. Đối với nhiều nhà sản xuất, các trạm gốc được triển khai cho GSM/GPRS đã được thiết kế để có thể nâng cấp chúng hỗ trợ cho cả GSM và UMTS. Đối với mốt số nhà sản xuất BSC được nâng cấp để hoạt động như cả GSM BSC và UMTS RNC. Tuy nhiên cấu hình này rất hiếm. Yêu cầu các giao diện và các chức năng khác nhau (như chuyển giao mềm) của UMTS RNC chứng tỏ rằng công nghệ của nó hoàn toàn khác với GSM BSC. Vì thế thông thường ta thấy các UMTS RNC và GSM BSC tách biệt. 1.2.3 Kiến trúc mạng thông tin di động 3G phát hành 5 Sau kiến trúc 3GPP phát hành 1999 là 3GPP phát hành 4. Sự khác nhau cơ bản giữa phát hành 1999 và phát hành 4 là ở chỗ khi này mạng lõi là mạng phân bố. Thay cho việc có các MSC chuyển mạch kênh truyền thống như ở kiến trúc trước, kiến trúc chuyển mạch phân bố được đưa vào. Bước phát triển tiếp theo của UMTS là kiến trúc mạng đa phương tiện IP phát hành 5 (hình 1.4). Hình 1.4: Kiến trúc mạng đa phương tiện IP của 3GPP Bước phát triển này thể hiện sự thay đổi toàn bộ mô hình cuộc gọi. Ở đây cả tiếng và số liệu được xử lý giống nhau trên toàn bộ đường truyền từ đầu cuối của người sử dụng đến nơi nhận cuối cùng. Có thể coi kiến trúc này là sự hội tụ toàn diện của tiếng và số liệu. Từ hình 1.4 ta thấy tiếng và số liệu không cần các giao diện cách biệt, chỉ có một giao diện Iu duy nhất mang tất cả phương tiện. Trong mạng lõi giao diện này kết cuối tại SGSN và không có MWG riêng. Ta cũng thấy một số phần tử mạng mới như: Chức năng điều khiển trạng thái cuộc gọi CSCF Chức năng tài nguyên đa phương tiện MRF Chức năng điều khiển cổng các phương tiện MGCF Cổng báo hiệu truyền tải T-SGW Cổng báo hiệu chyển mạng R-SGW Một đặc điểm quan trọng của kiến trúc toàn IP là thiết bị của người sử dụng được tăng cường rất nhiều. Nhiều phần mềm được cài đặt ở UE. Trong thực tế, UE hỗ trợ giao thức khởi đầu phiên (SIP: Session Initiation Protocol). UE trở thành một tác nhân của người sử dụng SIP. Như vậy, UE có khả năng điều khiển các dịch vụ lớn hơn trước rất nhiều. CSCF quản lý việc thiết lập, duy trì và giải phóng các phiên đa phương tiện đến và từ người sử dụng. Nó bao gồm các chức năng như: biên dịch và định tuyến. CSCF hoạt động như một đại diện Server / hộ tịch viên. SGSN và GGSN là các phiên bản tăng cường của các nút được sử dụng ở GPRS và UMTS phát hành 1999 và 4. Điểm khác nhau duy nhất là ở chỗ các nút này không chỉ hỗ trợ dịch vụ số liệu gói mà cả dịch vụ chuyển mạch kênh (tiếng chẳng hạn). Vì thế cần hỗ trợ các khả năng chất lượng dịch vụ (QoS) hoặc bên trong SGSN và GGSN hoặc ít nhất ở các bộ định tuyến kết nối trực tiếp với chúng. Chức năng tài nguyên đa phương tiện (MRF) là chức năng lập cầu hội nghị được sử dụng để hỗ trợ các tính năng như tổ chức nhiều cuộc gọi nhiều phía và dịch vụ hội nghị. Cổng báo hiệu truyền tải (T-SGW) là một cổng báo hiệu SS7 để đảm bảo tương tác SS7 với các mạng tiêu chuẩn ngoài như PSTN, T-SGW hỗ trợ các giao thức Sigtran. Cổng báo hiệu chuyển mạch (R-SGW) là một nút đảm bảo tương tác báo hiệu với các mạng di động hiện có sử dụng SS7 tiêu chuẩn. Trong nhiều trường hợp T-SGW và R-SGW cùng tồn tại trên cùng một nền tảng. MGW thực hiện tương tác với các mạng ngoài ở mức đường truyền đa phương tiện. MGW ở kiến trúc mạng của phát hành 3GPP 5 có chức năng giống như ở phát hành 4. MGW được điều khiển bởi chức năng điều khiển các phương tiện MGCF. Giao thức điều khiển giữa các thực thể này là ITU-T H.248 . MGCW cũng liên lạc với CSCF. Giao thức được chọn cho giao diện này là SIP. Cần lưu ý rằng cấu trúc toàn IP phát hành 5 là một tăng cường của mạng phát hành 1999 hoặc 4. Nó đưa thêm vào một vùng mới trong mạng đó là vùng đa phương tiện IP (IM: IP Multimedia). Vùng mới này cho phép mang cả số liệu và thoại qua IP trên toàn tuyến nối đến máy cầm tay. Sử dụng vùng chuyển mạch gói cho mục đích truyền tải sử dụng SGSN, GGSN, Gn và Gi... là các nút và giao diện thuộc vùng PS. 1.3 Các DSP khả trình trong hệ thống thông tin di động 3G Khi hệ thống thông tin di động càng phát triển, nhu cầu về các dịch vụ thoại, số liệu, đa phương tiện ngày càng tăng. Đòi hỏi hệ thống phải có dung lượng lớn, vùng phủ rộng, tăng tốc độ tính toán và khả năng xử lý thông tin. Để đáp ứng nhu cầu sử dụng các dụng vụ thông tin di động tăng yêu cẩu hệ thống thông tin di động, và các thiết bị trong hệ thống không ngừng phát triển và ngày càng hoàn thiện. Sự phát triển của hệ thống thông tin di động phải tiến hành đồng thời cả mạng lõi, mạng truy nhập, và các máy cầm tay MS. Để thỏa mãn sự phát triển đó cần phải có các bộ xử lý dung lượng lớn, tốc độ cao, tăng cường tính mềm dẻo của hệ thống. Nhờ các DSP (Digital Signal Proccessor) khả trình mà các hệ thống thông tin di động ngày càng được hoàn thiện về mọi mặt. Đồ án tập trung nghiên cứu ứng dụng của DSP khả trình trong mạng truy nhập, từ đó đưa ra một số phương án thiết kế mô hình ứng dụng DSP khả trình. Nội dung chính gồm phần: Ứng dụng DSP khả trình trong máy cầm tay hai chế độ (2G và 3G), trong trạm thu phát gốc 3G, và trong xử lý dàn anten. Trong đồ án tập trung giới thiệu các DSP họ TMS320Cxx của TI. Trong đó có các DSP tiêu biểu là: TMS320C54x, TMS320C55x, TMS320C6x (TMS320C64TM , TMS320C6416). Đây là các DSP tiêu biểu được sử dụng phổ biến trong hệ thống 3G, và trong các ứng dụng xử lý tín hiệu số. CHƯƠNG 2: CÁC DSP KHẢ TRÌNH TRONG MÁY CẦM TAY HAI CHẾ ĐỘ (2G và 3G) 2.1 Giới thiệu Từ giữa những năm 1990 rất nhiều công ty trên toàn thế giới đã nỗ lực nghiên cứu và đưa ra các tiêu chuẩn vô tuyến di động thế hệ 3 (3G). Các hệ thống 3G sẽ hỗ trợ nhiều loại hình dịch vụ: từ thoại và số liệu tốc độ thấp tới các dịch vụ tốc độ số liệu cao lên tới 144Kbps trong các môi trường ngoài trời cho xe cộ, 384Kbps trong các môi trường ngoài trời cho người đi bộ, và 2Mbps trong các môi trường trong nhà. Cả 2 dịch vụ chuyển mạch kênh và gói với các nhu cầu chất lượng dịch vụ thay đổi đều được hỗ trợ. Việc thiết kế các modem 3G có các thách thức chính là: việc xử lý tín hiệu được thực hiện bởi giao diện không gian cơ sở CDMA với tốc độ chip 3,84Mcps (cho chế độ FDD DS), các nhu cầu tốc độ số liệu cao, các dịch vụ tốc độ biến đổi và đa tốc độ cần phải được hỗ trợ đồng thời. Do các nhu cầu dịch vụ biến đổi - thoại đầu cuối tốc độ thấp tới số liệu tốc độ cao nên sự mềm dẻo của thiết kế là điều bắt buộc. Trong viễn thông, một máy di động “đa chế độ” có thể hỗ trợ nhiều tiêu chuẩn viễn thông khác nhau với các công nghệ truy nhập vô tuyến khác nhau. Ví dụ như, các hệ thống di động băng tần kép GSM+DSC không được xem như các máy di động đa chế độ bởi vì chúng sử dụng cùng công nghệ truy nhập vô tuyến và chỉ khác nhau về tần số. Bằng việc tìm hiểu nguồn gốc của hệ thống hai chế độ, chúng ta tìm thấy hai nhân tố ảnh hưởng chính. Nhân tố ảnh hưởng từ các nhà khai thác: Khi ESTI phát triển các đặc điểm kỹ thuật của GSM, tổ chức này đã không mong đợi hệ thống di động thế hệ 2 (2G) có thể tương thích trở lại với hệ thống tương tự 1G. Điều này là chấp nhận được bởi vì số lượng người sử dụng 1G so với số lượng người dự đoán sử dụng 2G là không đáng kể. Mặt khác, vào những năm 1980, khá dễ dàng để số lượng nhỏ các quốc gia thành viên Châu Âu đồng ý về một công nghệ truy nhập vô tuyến duy nhất bởi vì khi đó không nước nào có sẵn một mạng tổ ong số, do đó không có nhu cầu về tính tương thích. Nhưng khi thành công của GSM vượt ra ngoài Châu Âu thì một số nhà khai thác đã quyết định ghép các tiêu chuẩn khác với GSM. Các ví dụ chính là GSM+DECT, GSM+AMPS, và GSM+ICO. Tuy nhiên, các phân hệ kép như vậy không tương thích tốt nên không cho phép một sự tích hợp tốt giữa việc hạ chi phí và giảm kích thước. Vì vậy, các cặp tiêu chuẩn đó không cho phép chuyển giao liên tục. Nhân tố ảnh hưởng từ các tổ chức chuẩn hóa: Mục đích của dự án hợp tác 3G (3GPP) là xây dựng một tiêu chuẩn quốc tế với tham vọng rằng một máy di động có thể sử dụng được ở bất kì nơi nào trên trái đất. Giải pháp tốt nhất là đồng thuận trên một công nghệ truy nhập vô tuyến duy nhất cho tất cả các quốc gia trên thế giới. Đáng tiếc, điều này là không thể thực hiện bởi vì rất khó tìm một công nghệ truy nhập vô tuyến duy nhất có thể tương thích trở lại với tất cả các công nghệ truy nhập vô tuyến 2G khác nhau đã được sử dụng bởi hàng tỷ khách hàng trên khắp thế giới. Giải pháp tốt nhất mà 3GPP tìm ra để tương thích trở lại với 2G và cho phép chuyển mạng toàn cầu là lựa chọn một số công nghệ truy nhập vô tuyến (cụ thể là năm) và chỉ rõ các cơ chế cho phép chuyển giao liên hệ thống. Giải pháp này là rất khó về mặt kỹ thuật và cần phải khắc phục nhiều trở ngại. Nhưng giải pháp này vẫn khả thi hơn so với giải pháp của các nhà khai thác. Từ quan điểm của nhà khai thác, hệ thống di động đa chế độ có nhiều ưu thế. Khi một nhà khai thác đăng ký giấy phép hoạt động UMTS, thì nhà khai thác sẽ có quyền sử dụng 5 giao diện không gian được phép trong dải tần của họ. Đa chế độ có thể khai thác trong nhiều cấu hình tùy thuộc vào chiến lược của nhà khai thác. Nếu nhà khai thác đã có mạng 2G, họ có thể bảo vệ sự đầu tư mạng và người sử dụng di động 2G của họ bằng việc sử dụng một hệ thống di động đa chế độ. Hệ thống đa chế độ cũng cho phép chuyển đổi dần dần từ 2G sang 3G. Điều hấp dẫn cuối cùng là sử dụng đa chế độ sẽ tăng dung lượng và vùng phủ của hệ thống. Trong chương này, chúng ta tập trung vào chức năng 3G FDD DS được định nghĩa bởi 3GPP. Chức năng này có thể xem như là chế độ 3G được triển khai đầu tiên. Chúng ta sẽ đưa ra các đặc điểm quan trọng nhất của chế độ 3G FDD DS (thường gọi là WCDMA), sau đó là tổng quan các yêu cầu cho cấu trúc máy cầm tay 3G và vai trò của một DSP khả trình để đáp ứng các nhu cầu đó cũng như một máy cầm tay 2 chế độ GSM/WCDMA. 2.2 Các tiêu chuẩn vô tuyến Từ khi các hoạt động chuẩn hóa 3G được bắt đầu, ba nỗ lực phát triển song song chính đã được tiến hành ở Châu Âu (ESTI), Japan (ARIB), và Hoa Kỳ. Tuy nhiên, sau các nỗ lực hòa hợp của một vài nhóm, hiện nay có 3 chế độ của tiêu chuẩn 3G (bảng 2.1) Bảng 2.1: Ba tham số CDMA dựa trên các chế độ của 3G Tham số Chế độ 1: FDD chuỗi trực tiếp Chế độ 2: FDD đa sóng mang Chế độ 3: TDD Tốc độ chip (Mcps) 3,84 2 x 1,2288 3,84 Cấu trúc kênh Trải phổ trực tiếp Đa sóng mang Trải phổ trực tiếp Phân chia phổ Các dải băng ghép đôi Các dải băng ghép đôi Các dải băng không ghép đôi Chế độ FDD-DS được chấp nhận rộng rãi và là chế độ được triển khai đầu tiên, bắt đầu ở Nhật Bản vào năm 2001. Trong phần còn lại của chương, chúng ta tập trung các thảo luận vào thiết kế một máy cầm tay 3G trong chế độ này. Bảng 2.2 liệt kê các đặc điểm quan trọng nhất của chế độ FDD-DS. Bảng 2.3 liệt kê các đặc điểm quan trọng nhất của GSM. Bảng 2.2: Định nghĩa các tham số cho tiêu chuẩn 3G FDD-DS (WCDMA) Tham số Mô tả/Giá trị Khoảng sóng mang (MHz) 5 Chiều dài khung vật lý (ms) 10 Hệ số trải phổ 2k, k=2-8:đường lên, 2k, k=2-9:đường xuống Mã hóa kênh Mã hóa xoắn và mã hóa Turbo Đa tốc độ Đa mã và trải phổ biến đổi Các kỹ thuật phân tập Nhiều anten phát, đa đường Các tốc độ số liệu cực đại 384 Kbps ngoài trời, 2Mbps trong nhà Bảng 2.3: Định nghĩa các tham số tiêu chuẩn GSM (2G) Tham số Mô tả/Giá trị Đa truy nhập TDMA/FDMA Độ rộng kênh (KHz) 200 Chiều dài khung vật lý (ms) 4,615 Mã hóa kênh Mã hóa xoắn Đa tốc độ Không Các kỹ thuật phân tập Nhảy tần Các tốc độ số liệu cực đại 9,6/14,4 Kbps (2,5G/GPRS: 171,2) Các đặc trưng quan trọng của các tiêu chuẩn 2,5G và 3G minh họa các điểm khác nhau chủ yếu giữa 2 hệ thống. Sau này chúng ta sẽ làm rõ các điểm chung giữa 2 tiêu chuẩn, sự vận hành của các phép đo và chuyển giao liên hệ thống. 2.3 Băng tần gốc số (DBB) DS FDD chung – mô tả theo chức năng Giao diện vô tuyến được phân thành 3 lớp giao thức: - Lớp vật lý (lớp 1): có trách nhiệm truyền số liệu trong không gian. - Lớp liên kết dữ liệu (lớp 2): có trách nhiệm xác định các đặc điểm của số liệu được truyền, ví dụ như: điều khiển luồng số liệu và các yêu cầu chất lượng dịch vụ. MAC là thực thể lớp 2 chuyển dữ liệu xuống lớp 1 và nhận dữ liệu từ lớp 1 lên. - Lớp mạng (lớp 3): có trách nhiệm trao đổi thông tin điều khiển giữa máy cầm tay và UTRAN, ấn định các tài nguyên vô tuyến. RRC là thực thể lớp 3 thực hiện điều khiển và ấn định tài nguyên vô tuyến trong lớp 1. Trong chương này, chúng ta tập trung vào việc xử lý thu ở lớp vật lý, lớp yêu cầu khắt khe nhất về các tài nguyên phần cứng-phần mềm, và các ràng buộc thời gian thực. Chúng ta sẽ không nói về RF và các bộ phận tương tự thực hiện chuyển đổi tín hiệu vô tuyến tại anten thành luồng bit phù hợp cho xử lý DBB. Hình 2.1: Sự khái quát chung theo chức năng của việc xử lý lớp vật lý trong DSP Hình 2.1 đưa ra sự khái quát chung cho một số bộ phận chức năng khác nhau của việc xử lý lớp vật lý trong băng tần gốc số. Phần còn lại của chương sẽ mô tả các khối xử lý chính trong phía thu, là phần có yêu cầu khắt khe hơn của modem về mặt nhu cầu tài nguyên. Giải trải phổ: Quá trình giải trải phổ bao gồm việc tương quan giữa số liệu đầu vào phức với mã kênh (mã Walsh) và mã ngẫu nhiên, lấy kết quả theo từng chip SF, trong đó SF là hệ số trải phổ. Mọi đường thu quan trọng của kênh vật lý đường xuống đều phải được giải trải phổ. Một đường có quan trọng hay không phụ thuộc vào việc so sánh độ mạnh của đường với đường mạnh nhất. Tổ hợp tỷ số tối đa (MRC): Một trong số các thuộc tính của các tín hiệu CDMA là khả năng giả tạp âm của chúng do quá trình trải phổ. Kết quả là, các đường tín hiệu bị tách rời bởi các khoảng chip sẽ có vẻ không tương quan với nhau. MRC là quá trình tổ hợp các đường tín hiệu như vậy để ứng dụng phân tập thời gian trong việc chống lại fading và tăng SNR hiệu dụng. Sự đóng góp của mỗi đường tín hiệu trong dạng tín hiệu cuối cùng tỷ lệ với SNR của chính nó. Bước MRC này cũng cần phải xem xét đến tất cả các dạng phân tập anten được sử dụng. Tìm kiếm đa đường hay ước tính hiện trạng trễ (DPE): Mỗi khi bộ tìm kiếm ô chỉ ra đường mạnh nhất mà thiết bị di động thu từ trạm gốc, thiết bị di động đó phải có khả năng tìm kiếm các đường mạnh nhất kế tiếp trong vùng lân cận của đường chính để thực hiện MRC. Để chuyển giao mềm được thuận tiện, tìm kiếm đa đường phải được thực hiện đồng thời cho vài trạm gốc. Xử lý kênh truyền tải đa hợp được mã hóa (CCTrCH): Trong bộ phát đường xuống tại trạm gốc, số liệu từ MAC (thực thể lớp 2) đến bộ mã hóa/ghép kênh dưới dạng các tập hợp khối truyền dẫn một lần trong mỗi khoảng thời gian truyền dẫn {10ms, 20ms, 40ms, và 80ms}. Trong bộ thu máy cầm tay sẽ thực hiện các bước sau: - Giải ghép kênh từ các kênh truyền tải. - Giải đan xen (liên khung và trong một khung). - Nhận biết tốc độ và giải ghép tốc độ. - Kiểm tra CRC. Giải mã kênh: Thực tế, bước này xuất hiện giữa bước xử lý CCTrCH của nhận biết tốc độ và kiểm tra CRC. Các kênh có thể được mã hóa Turbo hoặc mã hóa xoắn tại bộ phát, vì vậy cần phải có cả hai bộ giải mã Turbo và Viterbi. Giải mã Turbo thường được sử dụng cho các tốc độ số liệu cao hơn và các kênh yêu cầu một mức bảo vệ cao hơn. Tìm kiếm ô: Trong khi tìm kiếm ô, trạm di động quyết định mã ngẫu nhiên đường xuống và đồng bộ khung của một ô. Tìm kiếm ô thông thường được thực hiện theo ba bước: đồng bộ khe, đồng bộ khung, và nhận dạng mã ngẫu nhiên chỉ thị ô. 2.4 Mô tả chức năng một hệ thống hai chế độ Hình 2.2 dưới đây là biểu diễn mức hệ thống của một máy cầm tay hai chế độ (nghĩa là: không thảo luận về thuật toán, bộ xử lý và phân chia tại mức này). Hình 2.2: Khái niệm hai chế độ Một hệ thống hai chế độ là sự kết hợp của một hệ thống di động GSM [4] và một hệ thống di động UMTS [1]. Từ quan điểm trung tâm UE, tất cả các phân hệ này phải chia xẻ tối đa các thiết bị phần cứng để giảm kích thước chết và chi phí vật liệu (BOM). Vì vậy, chương trình lập thời gian biểu trở thành phần quan trọng của một hệ thống hai chế độ bởi vì nó phải xử lý với các dải miền thời gian rất khác nhau. Mặt khác, chương trình lập thời gian biểu phải cung cấp một phương pháp hiệu quả để sử dụng một kiến trúc đa xử lý phức tạp, với nhiều bộ nhớ và nhiều đường số liệu. Chế độ nén là một cơ chế được chỉ định bởi 3GPP để cho phép chuẩn bị chuyển giao liên hệ thống khi thiết bị di động ở chế độ dành riêng WCDMA (hình 2.3). Đây là một quá trình chuẩn bị chuyển giao rất phức tạp và vẫn chưa được chứng minh trong thực tế. Vì vậy, đây là một trong số các vùng cần nhiều tinh chỉnh và phát triển. Hình 2.3: Hoạt động liên hệ thống Một UE hai chế độ đã được định nghĩa bởi 3GPP. Nó là một máy cầm tay có thể thu số liệu từ một ô trong một chế độ (ví dụ như WCDMA) trong khi tại cùng thời điểm, nó vẫn có thể giám sát các ô lân cận trong một chế độ khác (ví dụ như GSM). Các UE như vậy cần một sự đăng ký duy nhất, chung cho tất cả các chế độ hoạt động. Các chế độ khác nhau liên quan đến các công nghệ truy nhập vô tuyến khác nhau trên cùng một loại mạng lõi (như vô tuyến UTRA/FDD và GSM trên một mạng lõi dựa trên phần ứng dụng di động). Hoạt động đa chế độ dựa trên việc tách lựa chọn mạng di động mặt đất công cộng (PLMN) khỏi lựa chọn chế độ/ô. Mỗi khi PLMN được chọn, lựa chọn chế độ phải được quyết định trong số các chế độ được cung cấp bởi PLMN đã được chọn (được điều khiển bởi nhà khai thác thông qua các thiết lập tham số). Người sử dụng có thể chọn một PLMN và yêu cầu các loại dịch vụ nhất định. Tuy nhiên, người sử dụng đó không thể chọn ô phục vụ hoặc công nghệ truy nhập vô tuyến cũng như chế độ của nó. 2.5 Phân tích tính phức tạp và phân chia HW/SW Các đầu cuối 3G phải có khả năng xử lý một dải rộng các kịch bản dịch vụ từ thoại tốc độ thấp đến đa phương tiện tốc độ số liệu cao. Trong phần này, chúng ta sẽ chỉ ra ba kịch bản tiêu biểu trong “trạng thái ổn định” và đưa ra một sự so sánh các thủ tục xử lý của các khối chức năng bộ thu, đã được mô tả trong phần trước. Kịch bản A: Kịch bản này điều khiển chỉ một đầu cuối thoại với duy nhất một dịch vụ thoại được chuyển mạch kênh 8 Kbps. Tốc độ số liệu này được chọn để minh họa các yêu cầu của máy cầm tay tốc độ thấp. Kịch bản B: Kịch bản này hỗ trợ thoại 12,2Kbps và hình ảnh chuyển mạch gói tốc độ 384Kbps. Đây là một tốc độ cao nhưng là trường hợp thực tế với nhiều vật mang dịch vụ có các nhu cầu chất lượng dịch vụ khác nhau. Kịch bản C: Kịch bản này hỗ trợ một dịch vụ 2Mbps, là thách thức cuối cùng mà các tiêu chuẩn 3G xác định cho các nhà thiết kế. Ngoài các dịch vụ riêng trong mỗi kịch bản, máy cầm tay được coi như là đã thu thông tin điều khiển cần thiết từ UTRAN. Các yêu cầu xử lý của một số khối đòi hỏi khắt khe nhất, được chỉ ra trong hình 2.4, phụ thuộc không chỉ vào tốc độ số liệu, mà còn cả các hệ số khác như là số lượng dịch vụ, số lượng ô mạnh trong vùng lân cận, các đặc điểm của kênh vô tuyến, ví dụ như số lượng đa đường. Khối giải trải phổ thực hiện giải trải phổ tất cả các kênh bao gồm kênh hoa tiêu chung cho việc ước tính kênh, kênh hiệu chỉnh thời gian, v.v.. Hình 2.4: Các yêu cầu xử lý tương quan của mỗi khối chức năng trong các kịch bản (A, B, và C). Xử lý được biểu diễn dưới dạng các hoạt động (hàng triệu hoạt động trong một giây). HW/SW phân chia việc xử lý được yêu cầu – nghĩa là các khối chuyển đổi thành các cổng ASIC dành riêng và các khối được chuyển đổi thành SW. Thông thường, một DSP khả trình bị ảnh hưởng bởi nhiều hệ số. Hệ số quan trọng cho các máy cầm tay là yêu cầu xử lý mà vẫn đảm bảo quỹ công suất đích. Các hệ số bổ sung bao gồm các yêu cầu về tính mềm dẻo, các yêu cầu vào/ra số liệu, các yêu cầu bộ nhớ, các yêu cầu về trễ xử lý, khả năng nâng cấp chức năng trong tương lai, v.v.. Sự thoả hiệp cơ bản liên quan giữa công suất đích và tính mềm dẻo. Đối với các máy cầm tay, công suất dĩ nhiên là mối quan tâm chủ yếu. Nhìn chung, công suất thấp nhất đạt được bằng việc chuyển đổi các chức năng phần cứng riêng được thiết kế đặc biệt để thực hiện các chức năng đó và chỉ các chức năng đó mà thôi. Tuy nhiên, HW đó sẽ có tính mềm dẻo kém hơn so với một DSP khả trình công suất thấp (ví dụ như họ các bộ xử lý của Texas Instruments TMS320C54x và TMS320C55x, được thiết kế đặc biệt để có công suất thấp cho các máy cầm tay, nhưng đủ cao trong các giới hạn MHz để đáp ứng thách thức của 2G/3G). Các yêu cầu ở trên gợi ý một vài chức năng phân tách phần cứng - phần mềm cho một bộ thu WCDMA, như được chỉ ra trong hình 2.5. Hình vẽ chỉ ra các khối như sau: Hình 2.5: Các chức năng phân chia HW/SW Các khối hoàn toàn HW: các khối này dựa trên các hệ số như là MIPS rất cao hoặc các yêu cầu băng thông số liệu mà một thiết bị mục đích chung như là một DSP không thể thỏa mãn; Các khối hoàn toàn SW: các khối này dựa trên các yêu cầu xử lý vừa phải và quan trọng hơn chúng cần sự mềm dẻo, do đó cần một thiết bị khả trình; Các khối HW hoặc SW: dựa trên quỹ công suất nguồn tổng và các kịch bản dịch vụ cụ thể để thực hiện các triển khai cụ thể. Phải nói lại rằng các tiêu chuẩn 3G là mới và vẫn chưa được triển khai. Theo dòng lịch sử, nó đã xuất hiện, khi hiệu suất DSP được cải tiến, chức năng được chuyển từ ASIC tới DSP. Tuy nhiên, các nhà thiết kế 3G vẫn phải đối mặt với việc thiết kế các hệ thống thỏa mãn các yêu cầu xử lý cao mà vẫn có tính mềm dẻo để đáp ứng sự ra đời của tiêu chuẩn, các thị trường mới và đang phát triển, các kịch bản dịch vụ mới. Vấn đề này sẽ được chỉ rõ trong phần sau. 2.6 Các phương pháp thiết kế phần cứng 2.6.1 So sánh giữa kiến trúc phân tán với kiến trúc tập trung Về bản chất, các hệ thống CDMA là song song. Với một đường truyền thông giữa trạm gốc và máy cầm tay, tồn tại nhiều kênh đa mã, và mỗi kênh được thu thông qua ghép nhiều đường truyền dẫn. Thách thức của thiết kế là việc chia sẻ hoặc phân phối tài nguyên hệ thống giữa các luồng theo chức năng song song này. Trong máy cầm tay, vấn đề này phải được giải quyết nhờ các ràng buộc bổ sung, xuất hiện do các yêu cầu giảm công suất tiêu thụ và vùng silicon nhỏ. Vấn đề này có thể được giải quyết bằng việc sử dụng hai phương pháp phần cứng khác nhau: kiến trúc tập trung hoặc kiến trúc phân tán. Trong phương pháp tập trung, một bộ phận của phần cứng có thể được lập trình cho nhiều hơn một modem CDMA, như bộ tìm kiếm và xác nhận, để các tài nguyên có thể chia sẻ cho các chức năng khác nhau (nếu chúng có một khối chức năng lõi chung, ví dụ như hoạt động tương quan). Ngược lại, một kiến trúc phân tán ít liên quan tới việc chia sẻ tài nguyên hơn vì vậy mỗi khối chức năng là riêng biệt và tương đối độc lập. Cả hai phương pháp đều có những ưu, nhược điểm riêng. Nói chung, một kiến trúc tập trung sẽ yêu cầu vùng silicon nhỏ hơn, nhưng lại điều khiển phức tạp hơn trong cả phần mềm lẫn phần cứng. Sự tiêu thụ công suất là tỷ lệ với diện tích và tần số. Vì vậy, để tổng công suất xử lý như nhau, một kiến trúc tập trung (mục đích tổng quát hơn) có thể có khu vực nhỏ hơn một kiến trúc phân tán theo chức năng nhưng sẽ tiêu thụ công suất lớn hơn một hệ thống phân tán. Có điều này là bởi vì ngoài tính phức tạp điều khiển, một kiến trúc mục đích tổng quát phải quan tâm đến việc trợ giúp tất cả các chức năng được hỗ trợ trong khi các khối dành riêng có thể được thiết kế hiệu quả nhất cho chức năng của riêng bản thân chúng. Hơn thế, sẽ dễ dàng tắt các phần của kiến trúc phân tán hơn khi chúng không được sử dụng. Tần số hoạt động của phần cứng cũng sẽ ảnh hưởng đến sự khác nhau của việc tiêu thụ công suất giữa hai kiến trúc. Một kiến trúc phân tán sẽ cần một tốc độ đồng hồ thấp hơn một kiến trúc tập trung. Một tham số khác phải được quan tâm đến là chế độ chờ (stand-by) và chế độ ngủ (sleep) của một máy cầm tay di động, trong đó chỉ một số lượng nhỏ các kênh cần phải được xử lý trong một khoảng thời gian ngắn, giữa các khoảng thời gian không hoạt động dài hơn. Kiến trúc hệ thống cũng sẽ quan tâm đến việc phân chia hiệu quả các khối chức năng sao cho không có khối phần cứng với chức năng thừa nào ở chế độ tích cực rơi trong chế độ ngủ từ đó tối đa hoá thời gian chờ. Trong khi đó các khối này vẫn có thể hỗ trợ lưu lượng kênh lớn trong chế độ bình thường. Định thời và trễ của phản hồi cũng sẽ được đề cập trong thiết kế kiến trúc hệ thống. Trong điều kiện hệ thống phải thỏa mãn các yêu cầu, sự thỏa hiệp nên được thực hiện giữa một kiến trúc tập trung với tốc độ đồng hồ cao hơn và một kiến trúc phân tán với tốc độ đồng hồ thấp hơn. Nhìn chung, tốc độ đồng hồ cao hơn có thể khiến cho thiết kế khó khăn hơn và chỉ rõ sự bổ sung nhân lực hiệu quả. Không kiến trúc hệ thống cụ thể nào có thể khẳng định là một hệ thống hoàn toàn tập trung hay phân tán. Tồn tại một sự khác nhau về mức độ kiến trúc tập trung hay kiến trúc phân tán. Sự thỏa hiệp phải được tạo ra cho thiết kế kiến trúc hệ thống CDMA tùy theo một số ràng buộc mức hệ thống. 2.6.2 Phương pháp bộ đồng xử lý Trong phần này chúng ta sẽ thảo luận cách các bộ đồng xử lý có thể thực hiện chức năng của các DSP khả trình trong khi bổ sung một nền 3G mềm dẻo. Với một đầu cuối tốc độ thoại WCDMA, nếu chúng ta thực hiện một tính toán gần đúng của “các hoạt động” đã yêu cầu, chỉ khoảng 10% là phù hợp cho việc thực hiện trên một DSP hiện tại. Nhưng một giải pháp chức năng cố định sẽ là một lựa chọn rủi ro cao bởi vì nó thiếu tính mềm dẻo, đặc biệt trong một tiêu chuẩn mới. Vì vậy, nhà thiết kế hệ thống phải đối mặt với vấn đề cân bằng các yêu cầu về công suất và tính mềm dẻo. Nếu chúng ta thừa nhận một xu hướng dài hạn để tăng cường việc sử dụng của các DSP mạnh hơn thì nhà thiết kế cũng cần một quá trình cho thiết kế đó dịch chuyển tới các thiết bị như vậy. Một giải pháp hấp dẫn cho vấn đề này là một kiến trúc dựa trên bộ đồng xử lý với một thiết bị khả trình duy nhất tại lõi của kiến trúc. Các bộ đồng xử lý nâng cao khả năng tính toán của kiến trúc. Cùng lúc đó, chúng cung cấp lượng chương trình phần mềm, tính mềm dẻo và khả năng nâng cấp cần thiết để đáp ứng sự phát triển của tiêu chuẩn, cung cấp sự phân biệt dịch vụ hay sản phẩm, và đơn giản hoá xử lí mẫu ban đầu và tích hợp sau cùng. Chúng ta phân chia thế giới các bộ đồng xử lý thành “được kết hợp lỏng” và “được kết hợp chặt”. Chúng được xác định dựa theo thời gian trung bình để hoàn thành một lệnh trên DSP và loại giao diện của nó với bộ xử lý chính. Với một bộ đồng xử lý được ghép chặt (TCC- Tightly Coupled Coprocessor), DSP sẽ khởi tạo một nhiệm vụ trên bộ đồng xử lý, hoàn thành theo trật tự sau khoảng vài chu kỳ lệnh. Một nhiệm vụ được khởi tạo trên một bộ đồng xử lý được ghép lỏng (LCC- Loosely Coupled Coprocessor) sẽ chạy trong nhiều chu kỳ lệnh trước khi nó cần nhiều sự tương tác hơn với DSP. Các TCC có thể được xem như một sự mở rộng tập lệnh của DSP, theo đó các lệnh lớn hơn, chẳng hạn như là giải mã hóa hình bướm hoặc các toán tử nhân có nhớ 16 bit, chạy trên một phần cứng chuyên dụng được gắn chặt với DSP thông qua một giao diện chuẩn. Vì vậy, các TCC thu lợi từ khả năng đánh địa chỉ của DSP, băng thông bus địa chỉ/số liệu của DSP, các thanh ghi nội và không gian nhớ DSP chung. Thêm vào đó, bộ công cụ phát triển của DSP được tái sử dụng cho các mục đích thử nghiệm và phát triển. Vì mỗi thao tác trong TCC chỉ cần một vài chu kỳ nên nó sẽ chỉ liên quan đến một lượng dữ liệu nhỏ. Hơn nữa, chương trình lập thời gian biểu của các thao tác đồng thời trên DSP và TCC sẽ khó khăn, vì DSP sẽ ngắt thao tác của nó sau một vài chu kỳ để phục vụ TCC. Vì vậy, thông thường DSP sẽ rỗi trong khi TCC hoạt động. Như vậy, TCC là một sự tăng cường tập lệnh có thể định nghĩa của người sử dụng, cung cấp các cải tiến công suất và tốc độ cho các thao tác nhỏ trong đó không có tắc nghẽn cổ chai số liệu qua DSP. Một TCC cũng có thể có một thao tác cụ thể và là tương đối nhỏ so với DSP. Theo thời gian, chức năng của TCC có thể được hấp thu vào DSP bằng việc thay thế nó bởi mã trong một DSP công suất thấp hơn, nhanh hơn hoặc bằng việc hấp thu chức năng của TCC vào lõi của DSP và dành cho nó một lệnh riêng. Một ví dụ của loại sắp xếp chức năng này là một bộ thuật toán Galois cho các mục đích mã hóa hoặc một bộ đồng xử lý thao tác bit, cung cấp số liệu cho các chuyển đổi ký hiệu mà hiện tại không được thực hiện hiệu quả trong tập lệnh của DSP. Việc truyền thông từ TCC tới bộ xử lý chính thường xảy ra thông qua các lệnh đọc và ghi thanh ghi còn điều khiển được truyền trở lại bộ xử lý chính ngay sau khi hoàn thành thao tác TCC. Hiện tại đã có các bộ xử lý thương mại cho phép tập lệnh nguyên thủy được tăng cường nhờ các khối TCC phần cứng bổ sung đặc biệt nhờ một “cổng bộ đồng xử lý”. Các ví dụ là bộ xử lý ARM (ARM7TDMI), và bộ xử lý TMS320C55x. Cổng bộ đồng xử lý cung cấp truy nhập tới tập thanh ghi bộ xử lý, các bus nội, và thậm chí có thể là các bộ nhớ cache số liệu. Trong ARM7TDMI, bộ đồng xử lý gắn với giao diện bộ nhớ của lõi ARM. Bộ đồng xử lý ngắt các lệnh đang được đọc bởi lõi ARM và thực hiện các lệnh phục vụ cho nó. TCC cũng phải truy nhập tới các thanh ghi ARM thông qua giao diện bộ nhớ đó. Mặt khác trong bộ đồng xử lý C55x, TCC kết nối tới lõi chính thông qua một cổng riêng. Thông qua cổng này nó truy nhập tới bộ nhớ của bộ xử lý và tệp thanh ghi (hình 2.6). Đường ống giải mã lệnh chính của bộ xử lý gửi thông tin điều khiển tới TCC khi nó gặp một lệnh bộ đồng xử lý trong khi thực hiện chương trình. Một TCC có thể sử dụng nhiều chu kỳ đồng hồ để thực hiện chức năng của nó; trong khi đó thì đường ống của bộ xử lý chính sẽ rỗi. Các ví dụ của các bộ đồng xử lý C55x là các khối tăng tốc độ cho biến đổi cosin rời rạc (DCT: Discrete Cosine Tranform), giải mã chiều dài biến đổi (VLD), và ước tính chuyển động. Các TCC xử lý hình ảnh này cho kết quả thực hiện nhanh hơn 4 đến 7 lần so với tập lệnh C55x nguyên thủy. Hình 2.6: Ví dụ bộ đồng xử lý ghép chặt Các bộ đồng xử lý được ghép lỏng (LCC) giống một lời gọi hàm hơn là một lệnh. Vì chúng thực hiện nhiều hoạt động không cần sự can thiệp của DSP nên thông thường chúng sẽ hoạt động trên một tập số liệu lớn. Không giống như TCC, LCC sẽ phải chạy song song với DSP nếu nó muốn đạt được đầy đủ các lợi ích. Nghĩa là lập trình viên sẽ phải cẩn thận hơn với việc lập thời gian biểu cho các lệnh LCC. Nhưng vì LCC giao tiếp rất ít với DSP nên điều này không phải là khó khăn lớn. Ưu điểm chính của LCC là nó giải quyết vấn đề nghiêm trọng về băng thông bus có thể xuất hiện khi tốc độ số liệu đầu vào thô tới hệ thống là rất lớn hoặc số lần dữ liệu được dùng lại trong các tính toán là rất nhiều. Trong cả hai trường hợp độ rộng băng thông bus đều trở thành nút cổ chai để thực hiện tính toán bởi vì số liệu được lưu trữ tại đầu kia của bus từ các khối tính toán. Một LCC loại bỏ nghẽn cổ chai bằng các khối tính toán cục bộ so với số liệu và sắp xếp một cách đặc biệt để truy nhập số liệu được yêu cầu cho một lớp các tính toán. Theo thời gian DSP sẽ phát triển tới mức mà ở đó băng thông bus và công suất tính toán của nó là đủ cho thao tác của LCC và thủ tục con giả được bổ sung bởi LCC sẽ trở thành một thủ tục con thực. Thiết kế LCC theo hướng thực hiện vòng kín tới giao diện bus ngoài và khả năng truy nhập bộ nhớ trực tiếp (DMA) của bộ xử lý gốc. Các DSP mới như là TMS320C6x chứa các bộ phận DMA phức tạp có thể thực hiện các truyền dẫn số liệu đa chiều, và có khả năng thực hiện một chuỗi các truyền dẫn độc lập. Các bộ phận DMA như vậy là lý tưởng cho việc truyền số liệu vào/ra các khối LCC với sự can thiệp tối thiểu của DSP. Điều này làm giảm hoặc thậm chí loại bỏ sự bổ sung của DSP vào việc thực hiện di chuyển số liệu, và giảm tốc độ ngắt thực hiện bởi DSP. Khái niệm LCC ứng dụng một cách dễ dàng tại ranh giới tốc độ chip và tốc độ ký hiệu của một hệ thống CDMA. Trong lớp vật lý của W-CDMA, DSP vẫn sẽ thực hiện phần lớn thao tác xử lý tốc độ ký hiệu như là khôi phục định thời, ước tính kênh và tần số, ấn định ngón, v.v.. Các thao tác xử lý tốc độ chip như là giải trải phổ, ước tính trễ đường truyền, bắt giữ, v.v.. sẽ được đưa ra ngoài tới một bộ đồng xử lý được thiết kế để thực hiện các thao tác này một cách hiệu quả. Để xử lý tốc độ chip, TI đã đề xuất một bộ đồng xử lý tương quan (CCP), thực hiện các thao tác giải trải phổ chung cho các hoạt động nhận dạng và ước tính trễ đường truyền trong bộ thu CDMA (cả cho máy cầm tay cũng như trạm gốc). Bộ đồng xử lý này cũng có thể thực hiện một vài thao tác MIPS đơn giản nhưng nhanh, xuất hiện trực tiếp tại ranh giới chip-ký hiệu. Các ví dụ cho chúng là tính trung bình tương quan và không tương quan cho việc ước tính kênh. Tuy nhiên, DSP vẫn chọn loại tính trung bình mà sẽ xuất hiện và làm cách nào để xử lý số liệu sau để đưa ra sự ước tính kênh cuối cùng. Trong thực tế, hệ thống hoàn toàn có khả năng lập trình trong miền xử lý tốc độ chip của CDMA. DSP cũng điều khiển cách thức của các MIPS tương quan được cung cấp bởi CCP đã được phân bố. Chẳng hạn như trong một ngữ cảnh trạm gốc, DSP có thể chọn để ấn định một phần MIPS này cho một người sử dụng với 6 đa đường. Tương tự, DSP đó có thể tái ấn định lại các MIPS này cho vài người sử dụng với số lượng đa đường để giải trải phổ ít hơn. Tương tự như thế, giải trải phổ đa mã cho việc thu tốc độ số liệu cao có thể được xử lý một cách mềm dẻo bởi CCP. Trong ngữ cảnh máy cầm tay, tương quan MIPS có thể được ấn định linh hoạt giữa nhiệm vụ tìm kiếm và nhiệm vụ giải trải phổ nhận dạng RAKE, do đó cung cấp tính mềm dẻo để xử lý các điều kiện kênh và các tốc độ số liệu khác nhau. Ngoài việc cho phép các nhà sản xuất chip-set WCDMA khác nhau phân biệt và cải tiến các giải pháp WCDMA của họ hoàn toàn trong phần mềm, các bộ đồng xử lý mềm dẻo như thế cho phép vẫn hệ thống đó tái lập trình để thực hiện WCDMA, CDMA2000, IS95, GPS và các hệ thống giải điều chế dựa trên CDMA khác. Nó cũng cung cấp một nền chung cho các đầu cuối chỉ thoại chi phí thấp và các đầu cuối đa phương tiện chất lượng cao, và kiến trúc CCP cơ bản như thế có thể áp dụng được cho cả các máy cầm tay cũng như các trạm gốc. Một sơ đồ khối đã được đơn giản hóa của CCP cùng với môi trường hệ thống của nó được chỉ ra trong hình 2.7. Chú ý rằng bộ đồng xử lý được kết nối trực tiếp tới đầu vào tương tự để loại bỏ số liệu tốc độ chip vào bus một cách hoàn toàn. Các chip đầu vào được lưu trữ trong một bộ đệm đầu vào, và CCP sẽ xử lý một vectơ N chip trong mỗi chu kỳ đồng hồ, trong đó N có thể là 16 hoặc 32. Một đặc điểm quan trọng khác là lệnh và các bộ đệm đầu ra sẽ được sắp xếp bộ nhớ để cho phép truy nhập mềm dẻo tới bộ đồng xử lý bởi DSP. DSP ghi các nhiệm vụ (để thiết lập nhận dạng RAKE, hoặc các chức năng tìm kiếm) vào bộ đệm nhiệm vụ. Bộ điều khiển CCP đọc các nhiệm vụ này từ bộ đệm nhiệm vụ và thực hiện hoạt động tương ứng trên tập hợp N chip được lưu trữ trong bộ đệm đầu vào. Tất cả các nhiệm vụ trong bộ đệm nhiệm vụ được xử lý trước khi CCP di chuyển tới tập hợp N chip tiếp theo. Vì vậy, một nhiệm vụ đã được viết vào bộ đệm nhiệm vụ sẽ được thực hiện “mãi mãi” cho tới khi DSP ghi đè lên nó bởi một nhiệm vụ khác, hoặc nó rõ ràng là không thể thực hiện được. Các ký hiệu giải trải phổ được lưu trữ trong bộ đệm đầu ra đã được ánh xạ bộ nhớ; DSP có thể ấn định bộ nhớ đầu ra này một cách mềm dẻo giữa các nhiệm vụ đang chạy trên CCP. Sự mềm dẻo này trở nên rất hữu dụng cho việc xử lý rất nhiều loại tốc độ số liệu được hỗ trợ bởi các tiêu chuẩn CDMA 3G. Hình 2.7: Hệ thống dựa trên bộ đồng xử lý (bộ tương quan) ghép lỏng Sự so sánh với các thiết kế chức năng cố định đã chỉ ra rằng, nếu thiết kế cẩn thận logic bộ đồng xử lý thì sẽ không có sự mất mát công suất đáng kể mà vẫn tạo ra tính mềm dẻo. Điều này là bởi vì về bản chất dòng số liệu chi phối quỹ công suất và nó độc lập với tính mềm dẻo của thiết kế. Kích thước của bộ đồng xử lý lớn hơn một thiết kế riêng một chút, nhưng là không đáng kể so với hệ thống hoàn chỉnh. Bộ điều khiển trong một thiết kế tập trung ví dụ như CCP là phức tạp hơn một chút so với phương pháp thực hiện “phân tán” kết nối bằng phần cứng, nhưng sự tăng tính phức tạp là đáng giá cho kết quả tăng tính mềm dẻo. Giải mã là một vùng khác có thể thu lợi từ sự ứng dụng LCC. Giải mã Viterbi tốc độ thoại được thực hiện một cách dễ dàng trên các DSP ngày nay nhưng các yêu cầu tốc độ số liệu cao hơn, xuất hiện trong 3G, làm cho giải mã hóa trở nên khó khăn khi thực hiện bằng lập trình. Tuy nhiên, có thể tìm thấy một sự phân chia bộ đồng xử lý/DSP cho phép duy trì tính mềm dẻo cùng với một mức MIPS hợp lý trên DSP. Ví dụ: để giải mã Viterbi trong trạm gốc, DSP có thể thực hiện xử lý tất cả số liệu đang xử lý phát sinh trên nhánh và một bộ đồng xử lý có thể thực hiện các nhiệm vụ MIPS còn lại của dò tìm và cập nhật ma trận trạng thái. Điều này cho phép DSP xác định một bộ giải mã cho mã bất kỳ dựa trên một thanh ghi dịch đơn, bao gồm việc chích ra các tốc độ khác. Một bộ đồng xử lý Viterbi như thế đã được triển khai như là một phần DSP trạm gốc TMS320C6416. 2.6.3 Vai trò của DSP trong 2G và chế độ kép Khi các máy điện thoại GSM được thiết kế lần đầu tiên, các chỉ tiêu kỹ thuật của ETSI là đủ tin cậy để xây dựng một hệ thống di động GSM thực tế nhưng lại không có sự đảm bảo đối với các chức năng hoàn hảo. Người ta mong đợi rằng tiêu chuẩn này sẽ phát triển và được cải tiến theo thời gian. Để đối phó với tính không chắc chắn này cách tốt nhất là phải sử dụng một nền tảng xử lý tín hiệu mềm dẻo. May thay, công suất xử lý yêu cầu cho tín hiệu GSM là phù hợp với công nghệ DSP hiện có. Mô hình kỹ thuật này cho phép các nhà sản xuất nhanh chóng thiết lập việc sản xuất máy cầm tay và quy định các chỉ tiêu kỹ thuật và các vấn đề về triển khai trong môi trường. Phương pháp này có chi phí hiệu quả hơn so với việc tiêu tốn thời gian dài cho các mô phỏng, hoặc qua một số chu kỳ mẫu ASIC. Hơn nữa, DSP đưa ra một lợi thế lớn khác bằng việc cho phép phân tách các vấn đề nền tảng phần cứng khỏi các vấn đề ứng dụng của GSM. Đó là một lợi thế rõ ràng bởi vì nền phần cứng có thể phát triển một cách độc lập, bằng việc tập hợp nhiều cải tiến từ lượng lớn các ứng dụng vô tuyến liên quan đến kiến trúc, tiết kiệm công suất và tăng độ tin cậy bởi vì phạm vi kiểm tra lớn của nó. Trong thực tế, một sự sửa đổi của một thuật toán modem không yêu cầu kiểm tra toàn bộ phần cứng để chạy lại hay nói cách khác một cải tiến công nghệ phần cứng không yêu cầu việc kiểm tra toàn bộ phần mềm. Trong mô hình phần mềm tập trung cho một modem GSM, hầu hết các vấn đề kết cuối liên quan đến thiết kế phần mềm hay việc thông dịch các đặc tả. Điều này ít nghiêm trọng hơn một vấn đề về phần cứng. Với 3G, vai trò DSP có thay đổi một chút bởi vì công nghệ hiện có không cho phép hoàn thành việc xử lý tín hiệu trên một thiết bị DSP khả trình. Như đã giải thích ở trên, nhiều bộ đồng xử lý phần cứng phải được thiết kế để bù đắp cho sự thiếu công suất xử lý. Chúng cung cấp một sự cân bằng tốt giữa hiệu năng và sự mềm dẻo, vì vậy sẽ lấp khoảng trống trước khi một giải pháp phần mềm đầy đủ trên DSP xuất hiện. Để xây dựng một đầu cuối hai chế độ (2G và 3G), có thể xem xét giải pháp “Velcro” bao gồm việc ghép hai đầu cuối chế độ đơn vào cùng một trường hợp, với số lượng móc tối thiểu để cho phép giám sát liên hệ thống. Điều này đơn giản hóa sự tích hợp phần mềm và phần cứng, nhưng giải pháp này không hiệu quả về mặt chi phí. Một phương pháp tốt hơn là sẽ tích hợp tất cả các thủ tục DSP vào cùng một lõi DSP. Chúng ta gọi giải pháp này là một giải pháp “tích hợp”. Với kết cuối hai chế độ, giải pháp lõi DSP “tích hợp” có một vài ưu điểm: Sử dụng bộ nhớ hiệu quả: Một hệ thống di động đa chế độ gồm có một hệ thống con bằng phần mềm trên mỗi RAT được hỗ trợ. Mỗi hệ thống con có hai chế độ chính: Chế độ tích cực cho tất cả các hoạt động một chế độ thông thường và một giám sát liên-RAT dành riêng cho phép đo dưới các ràng buộc của các khoảng trống. Tùy theo các hệ thống con và các chế độ được sử dụng, yêu cầu cho bộ nhớ sẵn sàng sẽ thay đổi động. Nếu các bộ đệm đều nằm trong bộ nhớ nội của DSP thì sẽ dễ dàng hơn để quản lý động nó và hạn chế yêu cầu bộ nhớ cực đại. DSP MMU sẽ ngăn chặn sự suy giảm liên hệ thống. Quản lý công suất hiệu quả: Để giảm sự tiêu thụ công suất, chúng ta cần phải lợi dụng và dự đoán các khoảng thời gian không tích cực thiết bị. Trong một hệ thống đa chế độ hầu hết chương trình lập thời gian biểu là tập trung và điều khiển DSP, lớp quản lý công suất có thể có thông tin chính xác để tắt các thiết bị không sử dụng. Quản lý luồng bit: Trong một hệ thống đa phương tiện, một yêu cầu quan trọng là việc chuyển đổi của một lượng số liệu lớn. DSP Mega cell đảm nhận yêu cầu này. DSP được tối ưu cho việc chuyển đổi số liệu nhờ các khả năng DMA nhúng của nó và cung cấp tính mềm dẻo trong việc sử dụng các kênh này. Các khả năng như vậy có thể được tận dụng tối đa chỉ bởi một giải pháp hai chế độ tích hợp. Cơ chế tái đồng bộ: Trong một hệ thống hai chế độ, một hệ thống con tích cực có thể giúp các hệ thống con khác trong chế độ giám sát liên-RAT bằng việc cung cấp cho chúng thông tin về các ô cho khối giám sát. Điều này yêu cầu một kỹ thuật hoán đổi thời gian, và sẽ dễ thực hiện hơn nếu tất cả các thủ tục xử lý tín hiệu đang chạy trên cùng một lõi. Các chức năng chung: Một vài thủ tục xử lý tín hiệu cần phải được tái thực hiện từ một thuật toán hoặc từ một quan điểm giao diện để có thể sử dụng được bởi các hệ thống con khác, thay vì việc ghi lại toàn bộ các chức năng. Sự cải tiến trong tương lai: Các ứng dụng được chạy trên một đầu cuối 3G hoặc đầu cuối hai chế độ vẫn thay đổi. Một giải pháp tích hợp sẽ cho phép quản lý các tài nguyên của hệ thống hiệu quả hơn để cung cấp “các ứng dụng thông minh” chưa xuất hiện trên cùng nền tảng đó. Đồng thời, một giải pháp hai chế độ trung tâm DSP vẫn có các mặt hạn chế. Các ràng buộc trên bộ lập thời gian biểu sẽ làm tăng số lượng các thao tác. Vì vậy, bằng các thao tác hợp nhất từ nhiều hệ thống con sẽ khó đảm bảo việc thực hiện mã hóa đồng thời chính xác và có thể gây ra các tranh chấp tài nguyên rất khó dự đoán trước. 2.7 Xử lý phần mềm và giao diện với các lớp cao hơn Giải pháp dựa trên bộ đồng xử lý đã mô tả ở trên, hoặc bất kỳ ASIC khả trình đang thực hiện chức năng modem bất kỳ, phải thỏa mãn các nhu cầu của một tiêu chuẩn 3G đang phát triển, với nhiều chế độ và cho một vài kịch bản dịch vụ. Để đáp ứng các điều kiện thay đổi và không ổn định này một cách nhanh chóng, cần phải có các giao diện lập trình ứng dụng (API) phần mềm hiệu quả để giao diện với các khối phần cứng này. Các API này cho phép cấu hình lại phần cứng dễ dàng từ phần mềm đang chạy trên DSP, để thỏa mãn yêu cầu hệ thống. Mặt khác, các API này giao diện với phần còn lại của cấu trúc điều khiển modem (mặt phẳng điều khiển) cũng như các thuật toán xử lý tín hiệu điều khiển số liệu (mặt phẳng số liệu). Thông thường, người ta sử dụng phương pháp xử lý modem, nhờ sự kết hợp của các thuật toán xử lý tín hiệu, và một kiến trúc điều khiển phức tạp, là việc sử dụng một DSP và sự kết hợp các bộ vi điều khiển [6]. Một ví dụ tốt là kiến trúc OMAPTM của Texas Instruments bao gồm một bộ xử lý ARM9 và một bộ xử lý C55x. Trong phương pháp này, DSP chịu trách nhiệm cho phần xử lý tín hiệu có trách nhiệm nặng nề mà nó phù hợp nhất trong khi mặt phẳng điều khiển được phân chia giữa DSP và bộ vi điều khiển. Phần mặt phẳng điều khiển trong DSP thường giải quyết các chức năng thời gian thực với trễ thấp. Mặt khác, mặt phẳng điều khiển trong bộ vi điều khiển cung cấp điều khiển tập trung tất cả các tài nguyên lớp vật lý (phần cứng và phần mềm) và cung cấp một giao diện tới các lớp cao hơn trong ngăn xếp giao thức (lớp 2 hoặc MAC, và bộ điều khiển tài nguyên vô tuyến (RRC) trong lớp 3). Nội dung thời gian thực của hệ thống giảm khi ta đi ngược lên trên ngăn xếp giao thức, thường được thực hiện trên bộ vi điều khiển. Điểm khác nhau nữa cần phải chú ý: 2G chủ yếu là trung tâm thoại, trong khi 3G được mong đợi là trung tâm số liệu. Tuy nhiên, người ta vẫn đang xác định xem đâu là ứng dụng chính cho 3G. Một số ứng dụng sau có thể là ứng cử viên tốt: MP3, MPEG4, các ảnh quay, video, v.v.. Vẫn đang có sự tranh luận về nền tảng lý tưởng cho các chức năng modem cũng như các ứng dụng. Một xu hướng trong đó là phải có hai nền khác nhau cho mỗi ứng dụng - nhờ vậy cung cấp nhiều tài nguyên cho các ứng dụng, nhưng tại một chi phí cao hơn. Xu hướng còn lại là có một nền tảng chung có chi phí thấp hơn nhưng lại khó thực hiện hơn. Khó khăn nằm trong việc bảo vệ bản chất thời gian thực của modem trong khi bị cản trở bởi các ứng dụng. Trong thực tế, có thể tồn tại cả hai loại giải pháp: giải pháp đầu tiên dùng cho các điện thoại tốc độ cao, còn giải pháp thứ hai sử dụng cho đầu cuối thoại chủ yếu tốc độ thấp với các ứng dụng yêu cầu thấp một cách phù hợp. 2.8 Tổng kết Máy cầm tay hai chế độ 2G/3G đòi hỏi rất khắt khe về các thủ tục xử lý nên sẽ khó thỏa mãn chỉ bằng việc sử dụng các DSP khả trình ngày nay. Tuy nhiên, do sự thiếu tính hoàn chỉnh của các tiêu chuẩn 3G nên tính mềm dẻo của triển khai là bắt buộc. Vì thế phương pháp hay nhất là sẽ sắp xếp một cách cẩn thận các chức năng có rất nhiều thao tác trên giây (ví dụ: giải trải phổ) cho phần cứng dành riêng nhưng được tham số hóa (TCC, LCC) và được gắn vào một DSP khả trình. Phần còn lại của các chức năng xử lý tín hiệu yêu cầu nhiều tính mềm dẻo (ví dụ: xử lý tìm kiếm ô) và sẽ phù hợp với DSP trong khối công suất DBB đích sẽ được sắp xếp vào DSP-SW. Khi tiêu chuẩn trở nên hoàn thiện và công nghệ DSP phát triển, mô hình này sẽ thay đổi với việc DSP thực hiện nhiều chức năng xử lý tín hiệu và cung cấp tính mềm dẻo cần thiết được yêu cầu bởi một tiêu chuẩn với một sự phát triển lớn bao gồm vô số các kịch bản dịch vụ. CHƯƠNG 3: CÁC DSP KHẢ TRÌNH CHO CÁC MODEM TRẠM GỐC 3G 3.1 Giới thiệu Các hệ thống tổ ong thế hệ 3 (3G) sẽ dựa trên các phương pháp đa truy nhập phân chia theo mã (CDMA) và sẽ cung cấp các dịch vụ số liệu quan trọng cũng như tăng dung lượng cho các kênh thoại. Điều này dẫn đến các yêu cầu tính toán đáng kể cho các trạm gốc 3G. Chương này thảo luận một kiến trúc cung cấp việc tính toán cần thiết với độ mềm dẻo cao. Đồng thời, phương pháp này là một trong các phương pháp hiệu quả nhất về mặt chi phí đã được biết. Dựa trên một TMS320C64xTM của Texas Instruments làm DSP lõi, kiến trúc này sử dụng 3 bộ đồng xử lý mềm dẻo (FCPs): một bộ đồng xử lý tương quan cho phần CDMA, một bộ đồng xử lý giải mã Turbo cho các dịch vụ số liệu, và một bộ đồng xử lý giải mã Viterbi cho các dịch vụ thoại. Giải pháp này có thể được sử dụng cho hai sự bổ sung chính của hệ thống tổ ong 3G cũng như cho các hệ thống thế hệ thứ hai (2G). Sự phát triển bùng nổ trong các hệ thống vô tuyến tổ ong được mong đợi là sẽ tiếp tục và các hệ thống vô tuyến 3G sẽ đóng vai trò then chốt trong sự phát triển này. Đặc điểm quan trọng của các hệ thống 3G là sự tích hợp truyền thông số liệu với truyền thông thoại, dung lượng người sử dụng sẽ cao hơn các hệ thống trước đó. Gần đây, liên mạng IP đã thu hút được nhiều quan tâm và các khả năng như vậy sẽ trở thành các dịch vụ 3G. Các tiêu chuẩn 3G mới này chịu ảnh hưởng của liên minh viễn thông quốc tế (ITU) dưới cái tên IMT-2000. Các kỹ thuật CDMA băng rộng tạo nên lõi của các phần có dung lượng cao hơn cho các tiêu chuẩn mới và là trọng tâm nhất của chương này. Các trạm gốc 3G khó xây dựng hơn so với trạm gốc 2G do yêu cầu tính toán tăng. Yêu cầu tính toán tăng là do các thuật toán phức tạp hơn và tốc độ số liệu cao hơn, yêu cầu nhiều kênh hơn trên mỗi khối phần cứng. Chương này giới thiệu phương pháp cung cấp một giải pháp hiệu quả cho lớp vật lý (truy nhập vô tuyến) của trạm gốc. Phương pháp này dựa trên sự phân chia tải giữa một TMS320C64xTM và ba FCP. Khái niệm này tận dụng một bộ đồng xử lý, có các chức năng được quy chuẩn, có thể được thực hiện với các hiệu quả silicon rất cao tương ứng với DSP. Một đặc điểm khác nữa là kết hợp chặt chẽ mức độ mềm dẻo cao vào mỗi bộ đồng xử lý sao cho nó có thể được sử dụng như một nền tảng cho nhiều giải pháp trạm gốc, được phát triển bởi nhiều OEM, với các yêu cầu khác nhau. Điều này cho phép mỗi DSP xử lý một số lượng kênh lớn và kết hợp các phương pháp thuật toán tiên tiến, ví dụ các anten thông minh và việc khử nhiễu. Trước tiên chúng ta sẽ giới thiệu tổng quan các yêu cầu của các hệ thống 3G và một số phân tích mức hệ thống để có sự hiểu biết về các yêu cầu tính toán. Sau đó sẽ mô tả mỗi bộ đồng xử lý mềm dẻo: Bộ giải mã Viterbi, bộ giải mã Turbo, và bộ đồng xử lý tương quan. Chúng ta sẽ kết thúc bằng tổng kết các ưu điểm của phương pháp lai ghép này đối với các kiến trúc trạm gốc 3G. 3.2 Tổng quan về các trạm gốc 3G: Các yêu cầu 3.2.1 Giới thiệu Mục tiêu của mạng vô tuyến 3G là cung cấp các dịch vụ băng rộng (Internet, Video,…) cùng với các dịch vụ thoại tới người sử dụng di động. Vì vậy luồng dữ liệu đường xuống (từ BTS tới trạm di động) chiếm ưu thế so với đường lên (trạm di động tới BTS) và là giới hạn dung lượng ô 3G chủ yếu. Tuy nhiên, quỹ tính toán BTS bị giới hạn bởi đường lên do độ phức tạp thuật toán lớn hơn nhiều tại bộ thu (Rx). Mối quan tâm chính của nhà sản xuất là thực hiện một mật độ kênh cao, nghĩa là một số lượng lớn người sử dụng di động được xử lý trong một khối phần cứng (giao diện RF+DSP+bộ đồng xử lý). Điều này thúc đẩy một giải pháp tính toán hiệu quả cao. Có hai tiêu chuẩn 3G chính theo IMT-2000: IS2000 (CDMA2000) khởi nguồn từ công ty Qualcomm của Bắc Mỹ, và 3GPP khởi nguồn từ các tổ chức tiêu chuẩn quốc tế ở Châu Âu và Châu Á. Cả hai tiêu chuẩn đều sử dụng hệ thống truy nhập CDMA chuỗi trực tiếp (DS-CDMA) băng rộng tại lớp vật lý và thực hiện các chức năng băng tần cơ sở như: giải trải phổ, ấn định ngón, tổ hợp tỷ số tối đa, mã hóa kênh, đan xen, v.v.. Điều này thúc đẩy việc thực hiện dựa trên DSP có độ mềm dẻo cao, để trợ giúp cả hai tiêu chuẩn và các giải pháp trong tương lai của chúng sử dụng cùng phần cứng. Vấn đề chính là một số chức năng trong đó (như bộ giải trải phổ, bộ giải mã xoắn, và bộ giải mã Turbo) cần tính toán rất nhiều. Vì vậy, tại tốc độ DSP hiện thời, một giải pháp chỉ DSP không thể thực hiện mật độ kênh hiệu quả. Tuy nhiên, do các chức năng này có thể thực hiện với các thuật toán cố định đã biết, thường với các hoạt động lặp đều đặn, chúng có thể được thực hiện trong các bộ đồng xử lý mềm dẻo/bán lập trình, FCPs, nhờ vậy sẽ giảm tải cho DSP và tăng mật độ kênh. Điều này cũng cho phép việc sử dụng vùng silicon hiệu quả và tối ưu hơn và vì vậy cung cấp một giải pháp hiệu quả về mặt chi phí hơn. Và nó cho phép các khả năng mạnh mẽ của DSP được sử dụng cho các thuật toán tiến bộ hơn. 3.2.2 Các yêu cầu chung Nói chung, các yêu cầu hệ thống trạm gốc 3G như sau: Hiệu suất: Các yêu cầu kỹ thuật cơ bản được thiết lập bởi IMT-2000 của ITU. Các nhân tố quan trọng bao gồm: Phát triển từ 2G và khả năng chuyển mạng toàn cầu. Hỗ trợ truy nhập số liệu tốc độ cao, lên tới 2Mbps. Hỗ trợ các dịch vụ kiểu gói. Chi phí: Mục tiêu chi phí cho một kênh rất được quan tâm và phải có sức cạnh tranh hơn so với các chi phí kênh 2G. Điều này có nghĩa là dịch vụ thoại rẻ hơn phải được cung cấp để bù vào các chi phí bổ sung khi cung cấp dịch vụ số liệu chất lượng cao cho người sử dụng. Tính mềm dẻo: Yêu cầu về tính mềm dẻo phụ thuộc vào một số các nhân tố sau: Có nhiều hơn một công nghệ truy nhập vô tuyến (chẳng hạn nhiều kỹ thuật CDMA). Dễ dàng cải tiến sản phẩm và chuyển từ sản phẩm này sang sản phẩm khác. Khả năng bảo trì trong môi trường. Một tiêu chuẩn đang phát triển. Thời điểm xuất hiện trên thị trường: Đến nay hệ thống 3G đã xuất hiện trên thị trường và phát triển mạnh ở Mỹ, Nhật Bản, Hàn Quốc, Trung Quốc, Tây Âu, … 3.2.3 Xử lý băng tần gốc trạm gốc CDMA cơ bản Mặc dù sự phân chia của nó có thể khác nhau nhưng chức năng cơ bản của việc xử lý băng tần gốc CDMA trạm gốc 3G được chỉ ra trong hình 3.1. Các card xử lý băng tần gốc được kết nối tới một bus mạng backplane và tới một ngoại vi IF/RF. Trên các card xử lý băng tần gốc thường có một hoặc nhiều DSP, có thể được giao diện với một bộ xử lý điều khiển chạy mã ứng dụng chính để thực hiện giao diện không gian tiêu chuẩn và điều khiển xử lý lớp trên. Nói chung, DSP thực hiện việc xử lý tín hiệu băng gốc lớp vật lý. Trong CDMA có hai loại xử lý tín hiệu băng gốc số được đề cập: - Xử lý tại tốc độ (trải phổ) chip. - Xử lý tại tốc độ ký hiệu. Hình 3.1: Sơ đồ khối cho trạm gốc CDMA băng rộng mô tả các chức năng chính Mặc dù xử lý tốc độ ký hiệu có thể được thực hiện nhiều trong DSP, nó vẫn yêu cầu một số khối tăng tốc độ phần cứng quan trọng. Về cơ bản, tất cả xử lý tốc độ chip yêu cầu tăng tốc độ phần cứng. 3.2.4 Xử lý tốc độ ký hiệu (SR) Thách thức đối với xử lý tốc độ ký hiệu CDMA và TDMA trạm gốc 3G là yêu cầu không những chỉ xử lý đa kênh, mà còn xử lý các kênh tốc độ số liệu rất cao (≥ 384Kbps). Người ta cho rằng khả năng lập trình thậm chí lớn hơn để xử lý tốc độ ký hiệu cho nhiều kênh tại các tốc độ số liệu khác nhau phải được định dạng, ghép tốc độ và ghép kênh động. Các DSP có thể thực hiện xử lý SR cho nhiều kênh một cách mềm dẻo và hiệu quả về mặt chi phí cho nhiều chức năng SR. Tuy nhiên, một tập các chức năng quan trọng, giải mã kênh hiệu chỉnh lỗi trước (FEC) (xoắn và turbo), hiện là một thách thức cho DSP khi tốc độ số liệu này là cao hoặc khi hàng trăm kênh thoại cần được xử lý. Vì vậy, thực tế chung là phải thực hiện giải mã kênh trong phần cứng ngoài được giao diện với DSP. Nếu phần cứng ngoài này là một ASIC riêng biệt thì nó sẽ làm tăng vùng không gian mạch, tuy nhiên phần cứng này cũng có thể được ghép chặt với lõi DSP và được tích hợp trong chính DSP. Giải pháp SR là không hoàn thiện nếu không có các phần ngoại vi phù hợp để thỏa mãn các yêu cầu giao diện mạch. Đặc biệt các đặc điểm sau là cần thiết: Một giao diện bộ xử lý chính, giao diện gỡ rối, và các bộ định thời. Bộ nhớ băng rộng, tốc độ cao sẽ giao diện với bộ nhớ ngoài và bộ trải phổ/ bộ giải trải phổ. Các cổng nối tiếp cho các truyền thông liên DSP và/hoặc số liệu phát đường xuống/đường lên. Một giao diện mạng giống như giao diện lớp vật lý ATM Utopia II. 3.2.5 Xử lý tốc độ chip (CR) Các chức năng tốc độ chíp (CR) cung cấp các ký hiệu giải trải phổ cho các chức năng tốc độ ký hiệu. Tại các tốc độ chip hiện tại (3,6864Mchip/s cho IS-2000 và 3,84Mchip/s cho 3GPP), sẽ cần nhiều DSP để thực hiện các chức năng bộ thu tốc độ chip đường lên đa kênh cho các hệ thống CDMA như thế. Vì vậy, phương pháp tốt nhất là sử dụng một giải pháp tối ưu dành riêng cho xử lý thời gian thực của các tương quan tốc độ cao (nghĩa là > 2MHz). Ngày nay, chức năng tương quan này (bộ tìm kiếm và bộ giải trải phổ RAKE) có thể được thực hiện trong một ASIC. Thách thức là phải thực hiện xử lý CR trong một chu kỳ hiệu quả, mềm dẻo (bán lập trình) và hiệu quả về mặt chi phí. Về phía bộ thu, các chức năng CR chính yêu cầu tăng tốc độ phần cứng, có thể được phân chia thành các chức năng bộ tìm kiếm và các chức năng bộ giải trải phổ RAKE. 3.2.5.1 Bộ tìm kiếm: Bộ tìm kiếm truy nhập và bộ tìm kiếm lưu lượng Có hai loại chức năng bộ tìm kiếm: các chức năng bộ tìm kiếm truy nhập và các chức năng bộ tìm kiếm lưu lượng. Bộ tìm kiếm truy nhập có chức năng theo dõi và kết nối người sử dụng vào tập các người sử dụng tích cực của trạm gốc. Bộ tìm kiếm lưu lượng cung cấp các thống kê dựa trên các thành phần đa đường để quản lý hiện trạng trễ. Bộ tìm kiếm truy nhập: Sau khi thực hiện thành công việc đồng bộ đường xuống, một MS nhập vào một mạng tế bào bằng việc gửi một yêu cầu trên một kênh truy nhập đường lên chung theo sơ đồ nhất định. Có một số loại kênh truy nhập, song tất cả chúng đều có cùng cấu trúc tổng thể như nhau: một giả tiền tố được tạo bởi một kênh hoa tiêu không được điều chế, tiếp theo là một bản tin đã đóng gói. Chức năng của bộ tìm kiếm truy nhập là để nhận biết người sử dụng mới này trong ô bằng việc giám sát các kênh truy nhập. Vì vậy, một cửa sổ tìm kiếm tương đối rộng, cân xứng với bán kính ô được sử dụng. Bộ tìm kiếm truy nhập tìm kiếm tiền tố, mà cấu trúc của nó không cùng một tiêu chuẩn với các tiền tố khác. Tiền tố kênh truy nhập IS-2000 là một kênh hoa tiêu trải phổ PN không mang số liệu đơn giản, còn trong 3GPP, một ký nhận Walsh 16 chip được chọn một cách ngẫu nhiên bởi MS được chồng lên kênh hoa tiêu trải phổ PN. Bộ tìm kiếm lưu lượng: Sau khi truy nhập được thực hiện, một trạm gốc 3G tiếp tục tìm các thao tác của mỗi người sử dụng trong ô. Mục đích là để cập nhật theo định kỳ hiện trạng trễ của mỗi người sử dụng (nghĩa là, nhận dạng mỗi đa đường và đảm bảo các số liệu thống kê liên quan). Chức năng bộ tìm kiếm lưu lượng sẽ xử lý các cửa sổ tìm kiếm nhỏ hơn so với bộ tìm kiếm truy nhập (thông thường là 64 PN chip). Trong IS-95 (các cấu hình vô tuyến (RC) 1 & 2 của IS-2000), bộ tìm kiếm lưu lượng tìm kiếm kênh lưu lượng được điều chế bởi mảng 64 hàm Walsh-Hadamard của người sử dụng. Mặt khác, bộ tìm kiếm lưu lượng tìm kiếm kênh hoa tiêu lưu lượng của người sử dụng, được ghép giả ngẫu nhiên với kênh số liệu lưu lượng. Thông thường, kênh hoa tiêu được ghép theo thời gian với các ký hiệu được điều chế mang thông tin như là điều khiển công suất hay hệ số trải phổ. Bởi vậy, các thao tác tìm kiếm phải khai thác một cách tối ưu cấu trúc kênh hoa tiêu, đặt các giá trị bit được điều chế vào tài khoản hoặc chỉ lập thời gian biểu tìm kiếm các bit không được điều chế. Trong IS-2000, các bộ tìm kiếm truy nhập và lưu lượng có thể chia sẻ cùng phần cứng sau giải trải phổ (sự chồng chất không kết hợp) và thực hiện nhiệm vụ tìm kiếm. Điều này không giống với bộ tìm kiếm lưu lượng trong IS-95 (RC 1&2 của IS-2000) và tiền tố RACH của 3GPP với các cấu trúc kênh xác định, cần phần cứng làm nhiệm vụ tiền giải trải phổ, dành riêng cho chuyển đổi Hadamard nhanh (FHT). 3.2.5.2 Bộ giải trải phổ RAKE RAKE giải trải phổ thông qua các tương quan chip đối với một vài chuỗi mã, số lượng bản sao trễ theo thời gian của một tín hiệu người sử dụng được xác định bởi hiện trạng trễ của người sử dụng, được ước tính bởi bộ tìm kiếm lưu lượng. Sự ước tính kênh được thực hiện trên mỗi “hướng” (finger) này, trước khi chúng được tổ hợp bởi MRC để cung cấp các ký hiệu kết quả (đã được lọc ghép). Sự ước tính kênh có thể được thực hiện bởi DSP. MRC có thể được thực hiện trên DSP hoặc trên một bộ đồng xử lý riêng. Sự ước tính kênh được thực hiện trên kênh hoa tiêu lưu lượng của người sử dụng, được ghép PN với kênh số liệu lưu lượng. Vì thế, kênh hoa tiêu được giải trải phổ song song cho mỗi hướng. Thêm vào đó, mỗi nhận dạng giải trải phổ yêu cầu giải trải phổ của tín hiệu tại các vị trí sớm/ đúng lúc/ muộn. Năng lượng hay các phép đo IQ từ các bộ giải trải phổ sớm và muộn nuôi một vòng lặp khóa trễ (DLL: Delay Lock Loop). Thời gian cho DLL thường là 1/8 chip. Chức năng DLL được thực hiện trên DSP. 3.3 Phân tích hệ thống Phân tích hệ thống CDMA được chia thành hai phần: xử lý SR và CR đường lên. 3.3.1 Phân tích xử lý SR Các chức năng xử lý tín hiệu SR bao gồm: Mã hóa và giải mã kênh FEC: gồm bộ mã hóa/giải mã CRC, xoắn và turbo. Đan xen/giải đan xen: có thể có hai mức đan xen trước và sau khi ghép kênh. Ghép/giải ghép tốc độ. Ghép kênh/tách kênh. MRC kênh: đối với mục đích của nghiên cứu này thì chúng được xem xét trong phân tích xử lý CR khi chúng có quan hệ khép kín. Các chức năng quan trọng nhất của DSP là hai loại giải mã kênh: giải mã xoắn và giải mã turbo. Giải mã xoắn được sử dụng cho các khung tốc độ số liệu thấp như là thoại, trong khi đó giải mã turbo được sử dụng cho các khung tốc độ cao như video. Mặc dù việc giải mã kênh có vẻ rất phù hợp với việc thực hiện trên một DSP mục đích chung, nhưng nó thường được thực hiện trong các ASIC ngoài để hiệu quả về mặt chi phí và tổng trễ xử lý thấp hơn. Giải mã xoắn được bổ sung trong các bộ đồng xử lý do số lượng lớn các kênh tốc độ thấp cần được mã hóa, trong khi đó giải mã turbo đòi hỏi quá nhiều phép tính đối với các DSP ngày nay. Phân tích sau sử dụng hai kịch bản chung để so sánh giải pháp chỉ sử dụng phần mềm (DSP cho tất cả các chức năng) với giải pháp DSP+ FCP. Hỗ trợ cho các kênh thoại 64 x 8 Kbps (81 bit, lớp A, các khung AMR). Hỗ trợ cho các kênh số liệu 4 x 384 Kbps. Bảng 3.1 chỉ ra kết quả phân tích cho các kịch bản này. Mỗi kịch bản có thể hiểu rằng chỉ cho một xử lý SR cần hơn 1000MHz của một DSP 4MAC/chu kỳ giống như TMS3320C64xTM. Vì vậy, một giải pháp được đề xuất là sẽ làm tăng các tài nguyên DSP với các bộ đồng xử lý mềm dẻo. Giải pháp sử dụng các FCP này tạo ra tần số khoảng 118 MHz. Điều này làm giảm 10 lần tải xử lý. Các FCP giải mã kênh này có thể được thực hiện bên ngoài, còn chi phí, công suất và hiệu suất có thể tối ưu hơn bằng việc tích hợp các bộ đồng xử lý mềm dẻo trên DSP và thiết kế chúng để mang lại sự tiến bộ của kiến trúc DSP. Bảng 3.1: Các phân tích tốc độ ký hiệu cho hai kịch bản để so sánh phương pháp chỉ sử dụng DSP với phương pháp DSP + FCP. 64 x 8 kbps 4 x 384 kbps Bộ nhớ C64x (MHz) C64x+FCPs (MHz) C64x (MHz) C64x+FCPs (MHz) Mã hóa tốc độ ký hiệua 29 29 53 53 5 Mbits (số liệu) Giải mã tốc độ ký hiệu (ngoài các bộ mã hóa xoắn và Turbo) 17 17 16.5 16.5 20 kbytes (Pgm) Bộ mã hóa xoắn 211 ~2c N/A N/A 18 kbytes (số liệu) Bộ mã hóa Turbo N/A N/A ~800+ ~5d 46 kbytes (số liệu) Chỉ DSP tổng ~257 ~870 DSP tổng + các bộ đồng xử lý ~48 ~75 aMã hóa tốc độ ký hiệu bao gồm: Bộ mã hóa CRC, bộ mã hóa xoắn hoặc turbo, đan xen mức 1, ghép tốc độ, đan xen mức 2, ghép (cho thoại). bGiải mã tốc độ ký hiệu bao gồm: Giải đan xen mức 2, tách (kênh), giải ghép tốc độ, giải đan xen mức 1, kiểm tra CRC. Các yêu cầu bộ giải mã xoắn và turbo được chỉ riêng ra khi so sánh các thực hiện phần cứng và phần mềm. cCho điều khiển trong DSP và 20% của một bộ đồng xử lý Viterbi chạy tại C64x CPU/4. dCho điều khiển DSP và 10% của một bộ đồng xử lý mềm dẻo chạy tại C64x CPU/2. 3.3.2 Phân tích xử lý CR Xử lý CR bao gồm nhiều chức năng. Trên đường lên, bộ giải trải phổ RAKE, bộ tìm kiếm truy nhập và lưu lượng, sự ước tính kênh và MRC là chiếm nhiều thủ tục trong một giây nhất. Các chức năng khác (bắt, ấn định ngón, DLL) được xem xét như các chức năng điều khiển và không yêu cầu nhiều công suất xử lý. Trong đường xuống, chức năng quan trọng nhất là bộ trải phổ. Bộ trải phổ cũng được thực hiện trong phần cứng. Như đã giải thích trong phần 3.2, khối tính tính toán BTS được chi phối bởi bộ thu đường lên, vì vậy bộ trải phổ đường xuống không được đề cập trong phân tích này. 3.3.2.1 Phân tích bộ thu đường lên Bộ giải trải phổ RAKE và các bộ tìm kiếm truy nhập/lưu lượng sử dụng thao tác cơ bản giống nhau: giả tạp âm (PN) và giải trải phổ hàm Walsh. Thao tác này bao gồm việc tạo các chuỗi Walsh và giả tạp âm được định thời hợp lý và thực hiện sự tương quan giữa các chuỗi được tạo ra và các chuỗi chip đến. Các tương quan này được thực hiện tại CR. Bộ giải trải phổ RAKE và bộ tìm kiếm truy nhập/lưu lượng cũng thực hiện ước tính năng lượng và tích lũy không kết hợp, nhưng các chức năng này yêu cầu công suất xử lý thấp hơn các tương quan. Thuật toán ước tính kênh sẽ quyết định các hệ số hiệu chỉnh pha cần dùng trong MRC. Thuật toán ước tính kênh dựa trên một bộ lọc trung bình đa khe theo trọng số (WMSA) và tính phức tạp của bộ lọc này là tính phức tạp của một FIR hoạt động trên một khe cơ sở (đang xem xét một hệ số hiệu chỉnh pha trên mỗi khe). Sử dụng các hệ số hiệu chỉnh pha được tính toán trước cho mỗi đường, MRC có thể tái kết hợp tất cả các đường với nhau để cung cấp các ký hiệu tới phần xử lý SR. MRC thực hiện một phép nhân phức trên mỗi đường (nhân phức của tín hiệu giải trải phổ với hệ số hiệu chỉnh pha) và sau đó cộng tất cả các ký hiệu đã được hiệu chỉnh lại với nhau để cung cấp các ký hiệu đã kết hợp cho các chức năng xử lý SR còn lại. Thông thường MRC chạy tại SR; đó là một phép nhân phức được thực hiện tại SR. Khi đó tốc độ này có thể cao hơn do việc thay đổi hoặc không biết các hệ số trải phổ. Như đã nói từ trước, tốc độ chip của tiêu chuẩn 3G là 3,6864 Mcps cho IS-2000 và 3,84 Mcps cho 3GPP. Rõ ràng, các tốc độ chip cao này làm tăng số lượng các thao tác trong một giây cần thiết cho việc xử lý CR. Khi xem xét các tốc độ chip này và số lượng người sử dụng yêu cầu được hỗ trợ (như được chỉ ra bởi các nhà sản xuất trạm gốc) công suất xử lý cần cho bộ giải trải phổ RAKE và bộ tìm kiếm truy nhập/lưu lượng nằm trong phạm vi của 10-30 GOPS cho 64 người sử dụng. Như đã nói trong phần trước, nó sẽ yêu cầu nhiều DSP hiệu suất cao để thực hiện các chức năng bộ thu CR đường lên đa kênh của một hệ thống CDMA. Vì vậy, có vẻ như một phương pháp dựa vào phần mềm hoàn toàn để xử lý CR là không thể thực hiện mà vẫn hiệu quả về mặt chi phí. 3.3.2.2 Sử dụng một bộ đồng xử lý Để hỗ trợ một số lượng lớn người sử dụng trên mỗi DSP, một giải pháp phần cứng là cần thiết cho xử lý CR để tối thiểu chi phí. Giải pháp này có thể tạo ra một bộ đồng xử lý tương quan ASIC bên ngoài cho DSP. Tuy nhiên, nó phải có tính mềm dẻo. Để cung cấp một mức mềm dẻo cao cho giải pháp, các chức năng thực hiện trên bộ đồng xử lý phải nằm dưới sự điều khiển của DSP, phải cung cấp một mức cao về khả năng lập trình và phải được tham số hóa tốt. Một CCP có thể được bổ sung để hỗ trợ DSP trong các chức năng CR cho giải trải phổ RAKE và tìm kiếm truy nhập/lưu lượng. Tính mềm dẻo có thể được duy trì theo một cách hiệu quả về mặt chi phí bằng việc thiết kế cẩn thận tính mềm dẻo nhờ một số phương pháp khác nhau, tạo thành khối tương quan. DSP có thể lập trình CCP nhờ sử dụng một tập các thao tác hoặc các lệnh. CCP này được thảo luận trong phần sau. Tính mềm dẻo trong giải pháp chung có thể đạt được một phần bằng việc cho phép sự ước tính kênh và MRC được thực hiện trong phần mềm trên DSP. Tương tự như vậy, DSP thực hiện tất cả các nhiệm vụ điều khiển như ấn định ngón, khôi phục định thời và hiệu chỉnh dựa trên các kết quả được thực hiện từ CCP. Tính mềm dẻo này cho phép các nhà thiết kế hệ thống thực hiện các thuật toán và phương pháp riêng để tăng hiệu suất. Nó cũng cho phép các thay đổi và nâng cấp về sau. Sự ước tính kênh chỉ là một ví dụ của một chức năng, có thể được thực hiện bằng phương pháp được cải tiến sẽ làm tăng hiệu suất. Bảng 3.2 chỉ ra các yêu cầu tính toán CR cơ bản, giả thiết 64 người sử dụng với 4 hướng cho mỗi người sử dụng. Hai trường hợp được đưa ra: chỉ sử dụng DSP TMS320C64xTM và sử dụng DSP kết hợp với CCP. CCP là một bộ phận của một lớp các FCP được mô tả trong phần sau. Bảng 3.2: Phân tích CR so sánh phương pháp chỉ DSP với phương pháp DSP + CCP cho các chức năng quan trọng C64x (BOPS hay MHz) C64x + CCP (MHz) Bộ nhớ Bộ giải trải phổ RAKE (CCP)a ~10 BOPS Không đáng kể 3 Mbits Bộ tìm kiếm truy nhập/lưu lượng (CCP)b ~20 BOPS Không đáng kể 1 Mbits MRC 200 MHz 200 5 Mbits Ước tính kênh dựa trên WMSA 10 MHz 10 64 Kbits Các chức năng điều khiển (bắt, ấn định ngón, dò tìm,…) 20 MHz 20 80 Kbits aBộ giải trải phổ RAKE được ước tính để thực hiện 250 K cổng trong CCP tại tần số 80 MHz. bBộ tìm kiếm truy nhập/lưu lượng được ước tính để thực hiện 275 K cổng trong CCP tại tần số 80 MHz. 3.4 Các giải pháp bộ đồng xử lý mềm dẻo Khái niệm FCP dưới đây là để ghép giữa ý tưởng của việc tăng tốc độ phần cứng với ý tưởng tính mềm dẻo đáng kể của chức năng triển khai, có lẽ là tới bán lập trình. Điều này bao gồm chiến lược phát triển được nhận thức tốt và các giao diện hiệu quả với DSP lõi, cả tại mức vật lý và các mức hoạt động cao hơn. Đối với kiến trúc trạm gốc 3G, một giải pháp rất đắc lực và hiệu quả về chi phí đã được đưa ra bằng việc thực hiện một DSP TMS320C64xTM với 3 FCP: Bộ giải mã Viterbi, bộ giải mã Turbo và CCP. Những thành phần này được mô tả trong các phần dưới đây. Thêm vào đó, một bộ xử lý truyền thông DSP mới của Texas Instruments là TMS320C6416TM, kết hợp bộ giải mã Viterbi và bộ giải mã Turbo theo một hình thức ghép chặt với chính DSP. 3.4.1 Bộ đồng xử lý giải mã xoắn Viterbi Một bộ giải mã Viterbi thường được sử dụng để giải mã các mã xoắn sử dụng trong các ứng dụng vô tuyến. Thuật toán này bao gồm hai bước: 1- tính toán trạng thái hoặc các ma trận hướng phát thông qua biểu đồ lưới của mã; 2- sử dụng các kết quả lưu trữ từ bước 1, thực hiện hướng ngược, nhờ số liệu này để xây dựng từ mã giống nhất với từ mã được phát (được hiểu là dò tìm). Việc tính toán ma trận trạng thái đòi hỏi tính toán dò tìm sâu hơn và chủ yếu bao gồm các toán tử cộng, so sánh và lựa chọn (ACS). Một thao tác ACS quyết định giá trị tiếp theo của mỗi ma trận trạng thái trong biểu đồ lưới và thực hiện thao tác này bằng việc lựa chọn kết quả lớn nhất của hai ma trận thích hợp, một ma trận từ mỗi nhánh nhập vào trạng thái. Các ma trận thích hợp đến từ việc cộng ma trận nhánh tương ứng với ma trận trạng thái tương ứng trước đó. Các ma trận nhánh nhận được từ số liệu thu được sẽ được giải mã. Thêm vào đó, thao tác ASIC lưu trữ nhánh được chọn để sử dụng trong quá trình xử lý dò tìm. Hình 3.2: Kiến trúc mức cao bộ đồng xử lý giải mã Viterbi Kiến trúc mức trên của bộ đồng xử lý Viterbi mềm dẻo (VCP) được chỉ ra trong hình 3.2 và bao gồm ba khối chính: khối ma trận trạng thái, khối dò tìm và khối giao diện DSP. Khi hoạt động tại tần số 80 MHz (160 MHz cho bộ nhớ của nó), khối ma trận trạng thái có thể thực hiện 320x106 thao tác ACS trên giây, và VCP có thể giải mã tại tốc độ 2,5Mbps. Điều này là tương đương với trên 200 kênh thoại cho các hệ thống vô tuyến 3G. Để hoàn thành điều này trong khi giảm băng thông bộ nhớ ma trận tới mức đủ hợp lý thì cấu trúc xếp tầng trong hình 3.3 được thực hiện. Thực tế, cấu trúc này hoạt động trên một cơ số 16 biểu đồ lưới con (16 trạng thái trên 4 tầng) và vì vậy bỏ quả I/O bộ nhớ cho 3 trong 4 tầng biểu đồ lưới dẫn đến giảm 75% băng thông. Đường số liệu này kết hợp một thanh ghi trao đổi duy nhất nhờ 4 bit đường biểu đồ lưới (được gọi là tiền dò tìm). Các đoạn 4 bit sẽ không cần dò tìm nhiều, chúng có thể được sử dụng như các phần trọn vẹn trong xử lý dò tìm. Điều này cho phép dò tìm nhanh hơn. Cấu trúc xếp tầng này cũng có thể hoạt động tại các chiều dài đã được giảm (giảm số lượng các tầng); cụ thể là 3 tầng, 2 tầng, hoặc là 1 tầng. Tương tự như vậy trao đổi thanh ghi kết hợp tương ứng giống như trên sẽ đem lại các kết quả tiền dò tìm của cùng chiều dài bit. Hình 3.3: Đường số liệu tầng cơ số 16 của tính toán ma trận trạng thái Khối dò tìm hoạt động theo kiểu truyền thống để trở lại đường tắt. Điều này liên quan đến chu kỳ lặp của việc đọc bộ nhớ dò tìm để thu được đoạn từ yêu cầu, phản ánh các quyết định đường ưu tiên, dịch các đoạn từ này vào thanh ghi chỉ số trạng thái để định dạng chỉ số trạng thái tiếp theo cho dò tìm, và sử dụng số liệu này để định dạng địa chỉ bộ nhớ. Tuy nhiên, thiết kế của chúng ta có thể di chuyển ngược lại 4 tầng tại một thời điểm nhờ tiền dò tìm đã đề cập ở trên. Tính mềm dẻo là một mục đích quan trọng trong thiết kế của VCP. Nó có thể hoạt động trên thanh ghi dịch đơn các mã xoắn với chiều dài K = 9, 8, 7, 6, 5; và các tỷ lệ mã 1/2, 1/3, và 1/4. Các đa thức xác định cho mã mong muốn được nhập vào. VCP cũng cho phép chích mẫu bất kỳ, có các phương pháp tham số hóa để nhân chia các khung cho dò tìm, vì vậy về cơ bản kích thước khung không phải là vấn đề quan trọng. Và khoảng các độ hội tụ có thể được chỉ ra cho các khung đã phân chia. Do đó, thực hiện VCP hầu như có thể giải mã được mã xoắn mong muốn bất kỳ tìm thấy trong các tiêu chuẩn vô tuyến 2G, 2,5G và 3G. Thao tác hiệu quả với một DSP cũng có thể đạt được bởi bộ nhớ gắn với thiết bị, bằng việc cho phép các chuyển đổi số liệu khối tới đầu vào và/hoặc đầu ra đồng thời với việc giải mã, và bằng việc cung cấp nhiều đường tín hiệu khác nhau cho sự đồng bộ DSP/DMA. Bộ giải mã này rất nhỏ nhưng thông lượng rất cao nên nó hiệu quả về mặt chi phí hơn một phương pháp phần mềm. Điều này giải phóng DSP để xử lý nhiều kênh hơn và/hoặc thực hiện các thuật toán truyền thông tiến bộ hơn. 3.4.2 Bộ đồng xử lý giải mã turbo Các bộ mã hóa turbo được sử dụng trong cả hai tiêu chuẩn vô tuyến 3GPP và IS-2000. Các bộ mã hóa turbo được biểu diễn trong hình 3.4 có thể nhận được hiệu suất BER=10-6 tại SNR=1,5dB. Bộ mã hóa turbo bao gồm hai bộ mã hóa xoắn hệ thống đệ quy (RSCC) được mắc song song, kết hợp với bộ đan xen như chỉ ra trong hình 3.4. Hình 3.4: Bộ mã hóa Turbo Các bit thông tin được gửi đến cả hai RSCC. Các bit thông tin qua RSCC bên dưới được đan xen trước khi đến bộ mã hóa. Đầu ra của cả hai RSCC là 3 bit, được kết hợp nối tiếp và sau đó được truyền trên kênh. Bit theo phương pháp đan xen từ RSCC dưới không được truyền bởi vì nó là dư. Điều này cho phép 5 bit được chích ra để thực hiện một tỷ lệ mã: 1/4, 1/3, hay 1/2. Bộ giải mã turbo là một bộ giải mã lặp sử dụng thuật toán MAP (Maximum A Posteriory)[1]. Mỗi phép lặp của bộ giải mã thực hiện bộ giải mã MAP hai lần. Bộ giải mã MAP thứ nhất sử dụng số liệu không đan xen và bộ giải mã MAP thứ hai sử dụng số liệu đan xen. Trong mỗi phép lặp, mỗi bộ giải mã MAP cấp cho các bộ giải mã MAP khác một tập hợp mới các ước tính ưu tiên của các bit thông tin, thông thường được gọi là các tác động từ bên ngoài vào. Trong cách này hai bộ giải mã MAP có thể hội tụ tới một giải pháp. Số liệu thu được từ kênh cần thiết được chia tỷ lệ trước bởi (trong đó là sự thay đổi tạp âm tín hiệu) sử dụng bởi các bộ giải mã MAP. Việc chia tỷ lệ này được thực hiện bởi DSP. Kiến trúc TCP cơ bản được biểu diễn trong hình 3.5. Điều khiển mềm dẻo cho phép TCP được cấu hình để làm việc trong một vài chế độ. Trong chế độ đơn giản nhất, DSP tải toàn bộ một khối số liệu giữa các giải mã MAP và nó thực hiện một giải mã MAP trên số liệu. Các kết quả được gửi trở lại DSP. Điều này có nghĩa là DSP sẽ đan xen số liệu giữa các giải mã MAP và vì vậy liên quan đến mọi phép lặp của giải mã turbo. Các bộ chuyển đổi số liệu được điều khiển một cách hiệu quả bởi sự tự động trong khối DMA tăng cường (EDMA) của DSP. Hình 3.5: Kiến trúc bộ đồng xử lý Turbo Chế độ hoạt động đặc biệt này cho phép TCP hoạt động trên nhiều loại mã hơn trong 3G, miễn là chúng sử dụng cùng các RSCC thành phần. TCP cũng có thể được thiết lập để thực hiện một vài phép lặp không cần sự can thiệp của DSP. Điều này giảm rất nhiều băng thông bus yêu cầu vì các kết quả trung gian không cần di chuyển vào và ra. Trong chế độ này, TCP sử dụng một bảng tra cứu để thực hiện đan xen và vì vậy có thể thực hiện đủ số phép lặp như yêu cầu để hội tụ. Bộ điều khiển TCP phụ trách việc ghi đối xứng, chẵn/lẻ, và độ ưu tiên của số liệu một cách chính xác tới bộ giải mã MAP. Sau khi giải mã thành công, DSP sẽ thu được số liệu đã hiệu chỉnh, thông thường qua EDMA. Để tối thiểu sự tiêu thụ công suất, thông thường người ta sử dụng một tiêu chuẩn dừng, đó là một chức năng của các đầu ra bộ giải mã MAP và được sử dụng để quyết định khi nào sự hội tụ xuất hiện. Tiêu chuẩn dừng chỉ ra rằng mặc dù cần tối đa 8-10 phép lặp nhưng để đạt được hiệu suất tốt nhất của giải mã turbo, trong hầu hết thời gian, chỉ 3- 4 phép lặp là cần thiết cho sự hội tụ. Vì vậy, một tiêu chuẩn dừng có thể có một tác động quan trọng trên các yêu cầu MIPs trung bình và mức công suất trung bình. TCP có một tiêu chuẩn dừng riêng để sử dụng trong chế độ đa tiêu chuẩn. Tất nhiên, trong chế độ giải mã MAP đơn, DSP là tự do để áp dụng tiêu chuẩn dừng bất kỳ. Đối với các kích thước khối rất lớn (trong IS-2000 khối turbo có thể rộng 20Kbits), bộ giải mã turbo có thể thực hiện một giải mã MAP một phần sử dụng kỹ thuật cửa sổ trượt. Trong trường hợp này EDMA cung cấp cho TCP số liệu, chẵn lẻ và độ ưu tiên cho một phần của khối số liệu (từ mã) để thực hiện một phần của một giải mã MAP. Chức năng giải mã MAP được biểu diễn trong hình 3.6. Bộ điều khiển MAP có thể cấu hình khối này, để thực hiện các cập nhật alpha và beta cũng như cập nhật đầu ra từ khối ngoại vi. Khi sử dụng trong các bộ giải mã turbo, việc tính toán beta lặp được thực hiện đầu tiên và khi đó việc tính toán alpha lặp được thực hiện đồng thời, đầu ra ngoại vi được thực hiện sử dụng đầu ra alpha sau cùng như các beta thu được trước đó. Vì vậy, chúng ta cần lưa trữ beta nhưng không lưu trữ alpha. Một kiến trúc đường ống cho phép bốn khối beta được tạo ra đồng thời với bốn khối alpha và bốn khối đầu ra. Bằng kỹ thuật này có thể thu được tối đa lợi thế của tốc độ kênh. Thiết kế sau cùng có thể xử lý 16 kênh tại 384Kbps. Mặc dù khả năng này lớn hơn dung lượng của hầu hết trạm gốc nhưng nó cho phép giải mã turbo xảy ra với độ trễ thấp, là một yêu cầu mong đợi trong tất cả hệ thống. Hình 3.6: Kiến trúc bộ giải mã MAP 3.4.3 Bộ đồng xử lý tương quan CCP là một khối tương quan dựa trên vectơ, tính mềm dẻo cao, khả trình, thực hiện các thao tác bộ thu RAKE trạm gốc CDMA cho đa kênh. Bởi vì hầu hết các chức năng bộ thu RAKE liên quan tới sự tương quan và tích lũy, bất chấp giao thức vô tuyến nào, một khối tương quan chung cũng có thể được sử dụng cho một số nhiệm vụ của bộ thu RAKE như giải trải phổ hướng và tìm kiếm. Mặc dù, chúng dựa trên cùng kiến trúc trải phổ nhưng các nhiệm vụ định hướng và các nhiệm vụ tìm kiếm được xử lý trên các máy vật lý riêng rẽ. Thêm vào đó, để thực hiện các chức năng giải trải phổ (giá trị phức), bao gồm nhân chuỗi mã và tích lũy kết hợp, CCP cũng tích lũy các giá trị năng lượng “ký hiệu” (được gọi là các tích lũy không kết hợp). Ví dụ, nó tích lũy các mẫu sớm, đúng lúc và muộn của một hướng của RAKE; các phép đo này được sử dụng cho vòng lặp dò tìm mã của hướng (thường là một DLL). Đối với các thao tác tìm kiếm, CCP trả lại các giá trị năng lượng tích lũy cho một cửa sổ riêng của các khoảng dịch (offsets). CCP thực hiện tất cả các xử lý CR và các tích lũy năng lượng theo các thao tác mà DSP đã ghi vào các bộ đệm thao tác của CCP dùng để điều khiển tất cả các thao tác CCP. CCP không thực hiện các hoạt động bộ thu SR như AGC, AFC và DLL (Với DLL thì CCP cung cấp các giá trị năng lượng cho vòng lặp hồi tiếp, nhưng nó không hoạt động trên vòng lặp của chính nó). Tất cả các thao tác ký hiệu này được thực hiện trên một DSP TMS320C64xTM. Phiên bản đầu tiên của DSP được xây dựng để hỗ trợ tiêu chuẩn 3G IS-2000 nhưng sẽ được tăng cường để hỗ trợ tất cả các tiêu chuẩn 3G tương lai. Hình 3.7 biểu diễn một ví dụ triển khai, sử dụng CCP và biểu diễn cách CCP có thể được giao diện với các thành phần khác của chuỗi thu của một cấu hình phần cứng băng gốc số (DBB). Hình 3.7: Ví dụ của việc thực hiện sử dụng CCP CCP chịu trách nhiệm: Việc thực hiện giải trải phổ để cung cấp các ký hiệu số liệu trên mỗi hướng tới thực thể phụ trách việc xử lý MRC (có thể trực tiếp bởi DSP hay khối con ASIC khác). Thực hiện các phép đo năng lượng/IQ sớm/đúng lúc/muộn (EOL) cho DLL. Thực hiện các tương quan trên chip và 1/2 chip, các phép đo năng lượng/IQ dành cho mục đích tìm kiếm. Cung cấp các ký hiệu hoa tiêu gốc trên mỗi hướng cho DSP. Trong RC IS-2000 1&2, đường số liệu FHT truy nhập trực tiếp bộ đệm ký hiệu hướng (bộ đệm đầu ra của đường số liệu RAKE) và thực hiện việc kết hợp. Các đầu ra của bộ kết hợp được ghi vào bộ đệm ký hiệu kết hợp (CSB). DSP truy nhập trực tiếp bộ đệm đầu ra đó để nhận các ký hiệu đã kết hợp. Trong RC 3&4, DSP sử dụng các ký hiệu hoa tiêu gốc đã tính toán để thực hiện sự ước tính kênh của mỗi hướng. Các hệ số của phép ước tính kênh khi đó sẽ được gửi tới thực thể phụ trách việc xử lý MRC. Trong ví dụ cụ thể này, xử lý MRC được thực hiện trong phần mềm, nhưng nó cũng có thể được xử lý bởi các khối con phần cứng khác. Sử dụng các hệ số đã tính toán đó, MRC nhân các ký hiệu giải trải phổ với các hệ số ước tính kênh và khi đó cộng tổng các ký hiệu đến từ một vài hướng (đường) với nhau để cung cấp các ký hiệu kết hợp. Khi đó các ký hiệu kết hợp này sẽ được xử lý bởi các tầng xử lý ký hiệu cao hơn trong bộ thu trạm gốc. 3.5 Tổng kết Mục đích công việc của chương này là đưa ra một giải pháp lớp vật lý tốt hơn cho thị trường trạm gốc vô tuyến 3G đang phát triển. Các thách thức quan trọng cần được giải quyết là: công suất tính toán đủ cho một số lượng lớn các kênh trên mỗi khối, hiệu quả về mặt chi phí, và mức mềm dẻo cao. Phương pháp đã được thảo luận trong chương này đạt được cả ba mục tiêu đó. Từ các phân tích được chỉ ra trong chương, với 64 người sử dụng, xử lý tốc độ ký hiệu cần 1100 MHz trên một TMS320C64xTM, và xử lý CR yêu cầu 30 BOPS, với giả thiết rằng chỉ có một DSP được sử dụng. Giải mã hiệu chỉnh lỗi trước chi phối phần SR, trong khi các sự hiệu chỉnh CDMA chi phối phần CR. Để thực hiện một giải pháp hiệu quả về mặt chi phí, rõ ràng sự hỗ trợ phần cứng bổ sung là cần thiết. Khái niệm vừa giới thiệu tận dụng kiến trúc DSP mới nhất của Texas Instruments, TMS320C64xTM, được ghép với 3 FCP: một bộ giải mã Viterbi, một bộ giải mã Turbo, và một CCP. Các FCP được thiết kế cực kỳ hiệu quả theo quan điểm số phép tính trên diện tích vùng silicon, đồng thời cũng rất mềm dẻo theo quan điểm hoạt động. Thêm vào đó, chúng được thiết kế để giao diện với DSP một cách hiệu quả để cực tiểu phần bổ sung DSP trong số liệu và các tương tác lệnh. Tính mềm dẻo được thực hiện trong các FCP bằng việc xây dựng chúng theo phương pháp điều khiển lệnh, tham số hóa, và hơn nữa là thực hiện bán lập trình, như vậy chúng có thể được sử dụng cho gần như mọi trường hợp sẽ được định nghĩa trong các tiêu chuẩn. Trên hết, tính mềm dẻo là lợi thế và cần thiết vì một số lý do. Trong thực tế, tính mềm dẻo cho phép ghép và/hoặc thay đổi các tiêu chuẩn để sử dụng cùng thiết bị, có thể thực hiện nhanh chóng các cải tiến và thay đổi đối với các thuật toán, thực hiện tốt các tăng cường và kết hợp được nhiều kênh hơn. Nó cũng cho phép nhiều phương pháp phân chia hệ thống thành các thiết bị xử lý. Các ví dụ bao gồm: phân chia giữa kết hợp xử lý đường lên và đường xuống, hoặc phân chia theo chức năng cho nhiều kênh thành một khối đơn. Sau cùng, tính mềm dẻo cung cấp một phương tiện cho OEM để phân biệt các sản phẩm của chúng. Cũng bởi vì công suất của DSP TMS320C64xTM của TI, nên giải pháp này cho phép trong tương lai, phát triển các phương pháp nhằm xử lý tín hiệu trạm gốc. Đặc biệt, các kỹ thuật như tạo búp sóng thích ứng, khử nhiễu và nhận biết nhiều người sử dụng có thể được thực hiện trên nền kiến trúc này. Gần đây, Texas Instruments đã đưa ra TMS320C6416, kết hợp các bộ đồng xử lý VCP và TCP vào DSP. Tính mềm dẻo và lượng lớn công suất tính toán đạt được với phương pháp vừa trình bày ở trên là nhờ khả năng to lớn của DSP TMS320C64xTM của TI cùng với các bộ đồng xử lý mềm dẻo đặc biệt. Kết quả là có một giải pháp rất có sức cạnh tranh và hiệu quả về mặt chi phí. CHƯƠNG 4: SỬ DỤNG DSP KHẢ TRÌNH TRONG XỬ LÝ DÀN ANTEN 4.1 Giới thiệu Việc tăng nhu cầu cho các dịch vụ truyền thông và mong muốn tăng thông lượng số liệu trong các hệ thống truyền thông hiện đại được nghiên cứu và phát triển trong việc sử dụng các dàn anten thích ứng. Vì độ rộng băng tần được cung cấp nhỏ và mua với giá rất đắt, nên khả năng phân tách các người sử dụng được dựa trên các tham số không gian của chúng là rất hấp dẫn cho các mạng vô tuyến. Các dàn anten thích ứng cung cấp khả năng tăng tỷ số tín hiệu trên tạp âm (SNR) của một đoạn nối truyền thông vô tuyến đồng thời thực hiện khử và xóa bỏ nhiễu đồng kênh. Bởi vì một dàn anten thích ứng này có thể được sử dụng cho cả việc tăng đột ngột tốc độ số liệu của các đoạn nối truyền thông cũng như tăng số lượng người sử dụng trên mỗi ô mà một mạng vô tuyến có thể phục vụ. Khi công suất theo tính toán của các bộ xử lý tín hiệu số (DSP) hiện đại tăng, có thể đưa các thuật toán dàn thích ứng vào các bộ xử lý này. DSP đóng vai trò then chốt trong tính khả thi của các hệ thống này. Nhiều thuật toán dàn thích ứng mờ yêu cầu phân bước, xử lý lặp hay yêu cầu bảo trì và có khả năng mềm dẻo cao khiến cho việc đưa chúng vào trong các ASIC gặp khó khăn. Tuy nhiên, điều này là lý tưởng để có một DSP đủ mạnh. Với sự phát triển phổ biến và tính mềm dẻo của các phần mềm vô tuyến, các DSP sẽ vẫn tiếp tục đóng vai trò then chốt trong việc thiết kế các hệ thống này. Sơ đồ khối lý thuyết của một bộ xử lý dàn thích ứng được cho trong hình 4.4. Thành phần DSP của bộ xử lý bao gồm nhiều tầng xử lý các đường dẫn từ một anten được số hóa. DSP bao gồm ứng dụng của các trọng số bộ thu, và sự thích ứng các trọng số đó. Trong trường hợp đơn giản nhất, các trọng số được áp dụng cho số liệu được cố định trước, và đối với các anten sector, phải lựa chọn một phần tử anten có độ lợi lớn nhất trong hướng của tín hiệu quan tâm (SOI: Signal Of Interest). Một ví dụ của phương pháp cố định búp sóng được biểu diễn trong hình 4.1. Mỗi phần tử trong số 5 phần tử anten có một mẫu độ lợi riêng tương ứng một góc nhìn riêng và bằng nhau, sẽ có một mẫu tại đó thu được độ lợi tín hiệu lớn nhất. Phần tử anten với độ lợi lớn nhất sẽ được chọn. Trong ví dụ này, bộ phát SOI nằm giữa đáp ứng cực đại của 2 anten và chỉ lấy anten có độ lợi lớn hơn anten còn lại khi tính đến các nhiễu đồng kênh. Hình 4.1: Lựa chọn một mẫu anten cố định để tăng cường thu SOI Mặc dù phương pháp này có thể cho các độ lợi thực hiện, nhưng nó còn hạn chế trong việc tăng cường khả năng thực hiện với dàn thích ứng đầy đủ. Ví dụ về một mẫu búp sóng cho một dàn thích ứng có cùng cấu hình anten được biểu diễn trong hình 4.6. Trong trường hợp này nhiễu bị khử hoàn toàn đồng thời tỷ số tín hiệu trên tạp âm của SOI được tăng cường bởi các trọng số bơm búp sóng bộ thu. 4.2 Mô hình tín hiệu dàn anten Hầu hết các thuật toán xử lý tín hiệu sử dụng một dàn anten nhiều phần tử thường dựa trên một mô hình tín hiệu đơn giản. Xem xét mô hình bộ thu, phát được cho trong hình 4.2. Hình 4.2: Mô hình bộ phát và phần tử dàn Tâm của hệ tọa độ được chọn là tâm của dàn bộ thu. Mỗi bộ cảm biến có một tọa độ trong không gian 3 chiểu được xác định bởi đến . Vị trí của bộ phát tại . Giả thiết , vì vậy sóng điện từ thu được xem như một sóng phẳng. Giả sử bộ phát phát một sóng cầu lý tưởng tại một điểm trong không gian và tín hiệu phát là một tín hiệu sin phức băng tần gốc tại tần số trung tâm f và được biến đổi lên tần số sóng mang . Một anten đẳng hướng lý tưởng được đặt tại một số điểm trong không gian r sẽ theo dõi một điện áp tại bộ phát có dạng: (1) Trong đó: f là tần số tín hiệu băng gốc, là tần số sóng mang. c là tốc độ ánh sáng, A là mộ