Chương 5 Transistor hiệu ứng trường (FET)

Chương 5Transistor hiệu ứng trường (FET)Cấu tạo, nguyên lý hoạt động của FET (Field-Effect Transistor)Các tham số và đặc tính của FETPhân cực cho FETSơ đồ tương đương của FET ở chế độ tín hiệu nhỏ, tần số thấpTransistor trường (Field-Effect Transistor)Là loại linh kiện hoạt động dựa trên hiệu ứng trường để điều khiển độ dẫn điện trong bán dẫn đơn tinh thểDòng điện chỉ do một loại hạt mang điện sinh ra nên nó còn được gọi là linh kiện đơn cực (unipolar device)Transistor trường gồm có hai loại:Nếu cực cửa cách ly với kênh bởi tiếp giáp p-n thì đó là transistor trường cực cửa tiếp giáp JFETNếu cực cửa cách ly với kênh bởi lớp oxit kim loại thì đó là transistor trường cực cửa cách ly oxit kim loại (MOSFET); MOSFET lại có hai loại là MOSFET kênh đặt sẵn và MOSFET kênh cảm ứngƯu điểm của transistor trường là: mức độ tiêu hao năng lượng thấp, hoạt động tin cậy, ít nhiễu, trở kháng vào rất lớn, trở kháng ra rất nhỏ,Transistor trường có cực cửa tiếp giáp (JFET)Cấu tạoTrên đế bán dẫn loại n (hoặc p) ta pha tạp hai lớp bán dẫn loại p (hoặc n) có nồng độ cao; lớp bán dẫn loại n (hoặc p) đó gọi là kênh dẫnHai đầu của kênh dẫn đưa ra hai chân là cực Máng D (Drain) và cực Nguồn S (Source); thường JFET có cấu trúc đối xứng, nên cực D và cực S có thể đổi lẫn cho nhauHai miếng bán dẫn ở hai bên được nối với nhau và được đưa ra một chân là cực cửa G (Gate)Nguyên lý hoạt động JFETĐể JFET hoạt động ở chế độ khuếch đại thì phải phân cực cho nó theo nguyên tắc tiếp giáp p-n luôn phân cực ngượcXét nguyên lý làm việc của JFET kênh n: Để tiếp giáp p-n phân cực ngược thì UGS0 có tác dụng tạo ra dòng điện đi qua kênh Dòng điện đi qua kênh (dòng cực máng ID) phụ thuộc vào cả UGS và UDSNguyên lý hoạt động JFETNếu giữ UGS ở một giá trị cố định, và xét sự phụ thuộc của dòng cực máng ID vào UDS, ta có đặc tuyến ra: ID=f(UDS)|Ugs=constNguyên lý hoạt động JFETKhi UGS=0Nếu UDS=0, chưa có điện trường cuốn các electron từ S→D, nên ID=0Tăng dần UDS>0, tiếp giáp p-n bị phân cực ngược mạnh dần, nhưng không đồng đều: phân cực mạnh hơn ở phía D và giảm dần về phía S. Nếu chưa có sự “thắt” kênh, thì điện trở của kênh là không đổi và dòng ID tăng dầnTiếp tục tăng UDS, đến khi hai lơp tiếp giáp p-n gặp nhau tại một điểm, đó là sự “thắt” kênh→UDS=UDSS (pinch off)Tiếp tục tăng UDS thì điểm “thắt” sẽ dịch chuyển về phía S, khi đó điện trở của kênh tăng dần, nên ID=IDSS≈constTiếp tục tăng UDS thì tiếp giáp p-n bị đánh thủng, JFET không hoạt động đượcKhi UGS0Nếu UGS=0, lúc này tiếp giáp p-n bị phân cực ngược yếu nhất, nên độ rộng của kênh là lớn nhất, do vậy dòng ID là lớn nhấtNếu giảm UGS0JFET cũng như transistor cũng có các cách phân cực như: phân cực bằng hồi tiếp điện áp, phân cực bằng điện trở phân áp, phân cực bằng dòng cố địnhTuy nhiên các phương pháp này không thực hữu hiệu khi phân cực cho JFETPhương pháp thông dụng nhất để phân cực JFET là phương pháp tự phân cực (self-bias)Phân cực cho JFETPhân cực cho JFET bằng phương pháp tự phân cựcPhương trình đường tải một chiềuPhân cực cho JFETPhân cực cho JFET bằng điện trở phân ápTính dòng điện và điện áp một chiều trên các cực của JFET? Biết UD=7VCác tham số của JFET ở chế độ tín hiệu nhỏĐộ hỗ dẫn: Biểu thị khả năng điều khiển dòng điện cực máng của điện áp UGSTrong datasheet của JFET thường cho độ hỗ dẫn ở UGS=0V: g0mvàCác tham số của JFET ở chế độ tín hiệu nhỏTrở kháng ra: Biểu thị sự ảnh hưởng của điện áp ra với dòng cực máng. Trở kháng vào: Do tiếp giáp p-n phân cực ngược, nên trở kháng vào rất lớn, khoảng 10-100MΩ, đây là ưu điểm của FET so với BJTĐiện dung tiếp xúc giữa các cực: Do tiếp giáp p-n phân cực ngược, nên gữa các cực có điện dung của tiếp giáp p-n, giá trị này cỡ vài chục pF, ở tần số thấp có thể bỏ quaSơ đồ tương đương của JFET ở chế độ tín hiệu nhỏ, tần số thấpỞ tần chế độ làm việc với tín hiệu nhỏ, tần số thấp có thể bỏ qua ảnh hưởng của các tụ tiếp xúc của các cựcr’gs: điện trở giữa hai cực G-Sr’ds: điện trở giữa hai cực D-Sr’gs và r’ds rất lớn nên coi như hở mạchTransistor trường có cực cửa cách ly (MOS-FET)Cấu tạo:Trên đế bán dẫn loại n (hoặc p), người ta pha tạp hai lớp bán dẫn loại p (hoặc n) và đưa ra hai cực D và SKênh dẫn nằm dưới cực cửa và nối giữa cực D và S; kênh dẫn được cách ly với cực cổng G bởi lớp oxit cách điện (thường là SiO2)Nếu kênh dẫn hình thành sẵn trong quá trình chế tạo thì ta có loại MOSFET kênh đặt sẵn (Depletion MOSFET: DMOSFET); Nếu kênh hình thành trong quá trình làm việc thì ta có MOSFET kênh cảm ứng (Enhancement MOSFET: EMOSFET)Transistor trường có cực cửa cách ly (MOS-FET)MOSFET kênh cảm ứngMOSFETMOSFET kênh đặt sẵnMOSFET kênh cảm ứngNguyên lý hoạt động MOSFETĐể MOSFET hoạt động ở chế độ khuếch đại thì phải phân cực cho nó băng cách đặt lên các cực của nó điện áp một chiều thích hợp. Khi làm việc thì đế và cực S của MOSFET được nối với nhauXét nguyên lý làm việc của DMOSFET kênh n: Đặt vào kênh điện áp UDS>0 có tác dụng tạo ra dòng điện đi qua kênh ID Nếu UGS>0, điện trường do nó gây ra có tác dụng kéo các hạt dẫn thiểu số từ đế vào kênh→chế độ giàu của DMOSFETNếu UGS0 đối với EMOSFET kênh n; và UGS0, vẫn không có dòng cực mángKhi UGS>0, kênh dẫn hình thành do điện trường do UGS gây ra kéo các electron từ đế về kênh; điện áp UGS bắt đầu hình thành kênh gọi là điện áp ngưỡng UGSthNgười ta tính được dòng ID:K: là hằng số, đơn vị A/V2; thường được xác định nhờ các thông số trong datasheet của nhà sản xuấtNguyên lý hoạt động của EMOSFET