Chế tạo đường bit cho bộ nhớ memristor 32 Byte trên đế plastic sử dụng phương pháp in phun

Kỹ thuật điều khiển & Điện tử Đ. T. Toản, “Chế tạo đường bit cho bộ nhớ memristor 32 Byte phương pháp in phun.” 28 CHẾ TẠO ĐƯỜNG BIT CHO BỘ NHỚ MEMRISTOR 32 BYTE TRÊN ĐẾ PLASTIC SỬ DỤNG PHƯƠNG PHÁP IN PHUN Đào Thanh Toản* Tóm tắt: Bài báo trình bày nghiên cứu chế tạo đường bit cho chip nhớ memristor trên đế plastic, bằng máy in phun Epson T60 và mực nano bạc. Độ rộng điện cực và sai số thiết kế được khảo sát bằng kính hiển vi điện tử. Điện trở dải của điện cực khi thay đổi nhiệt độ nung hay độ cong của đế được đo bằng máy SCS 4200. Kết quả nghiên cứu cho thấy, sai số lớn với kích thước thiết kế nhỏ; nhiệt độ nung không ảnh hưởng nhiều đến điện trở dải; ở chế độ uốn cong, điện trở dải tăng nhanh khi bán kính cong giảm. Độ rộng đường điện cực nhỏ nhất có thể tạo là 162 m với điện trở dải 0.22 /sq. Kết quả này được sử dụng để tạo các đường bit cho chip 32 Byte. Từ khóa: Sản xuất đường bit, Mực nano bạc, In phun điện tử, Điện tử điện tích lớn uốn cong. 1. ĐẶT VẤN ĐỀ Hiện nay, bộ nhớ memristor đang được rất quan tâm và nghiên cứu phát triển, bởi vì, so với bộ nhớ hiện đang sử dụng hiện nay, memristor có các ưu điểm như: công suất tiêu thụ nhỏ, thời gian đáp ứng nhanh, mật độ lớn, và kiến trúc chip nhớ đơn giản [1]. Chip nhớ memristor sử dụng kiến trúc thanh ngang, mỗi bit được thể hiện thông qua phần giao nhau của lớp điện cực dưới (đường bit) và trên (đường từ) [1-2]. Khác với việc chế tạo bằng phương pháp bốc bay hay ăn mòn hóa học truyền thống, với phương pháp điện tử in, vật liệu điện tử được hóa lỏng thành mực, các lớp màng mỏng được hình thành bằng việc in giống như quá trình in trên giấy [3-5]. Điện tử in đang là một trong những xu hướng mới trong công nghiệp điện tử bởi các ưu việt riêng biệt như dễ thực hiện, chi phí sản xuất rất thấp, hơn nữa nó cho phép tạo ra các sản phẩm điện tử có đặc tính đột phá như diện tích lớn uốn cong được, có thể tương thích trên bề mặt cong như cơ thể sống, hay các chi tiết, vỏ của các thiết bị [4-6]. Phương pháp in phun gần đây đã được sử dụng để sản xuất các lớp điện cực cho bộ nhớ memristor [7]. Tuy nhiên, để phá vỡ lớp polymer bao bọc quanh hạt mực kim loại, cần nung đế ở nhiệt độ 200 oC [10], nhiệt độ lớn này không thích hợp khi sử dụng đế plastic. Gần đây, mực bạc có thể khô tự nhiên sau khi in, đã được áp dụng vào một số lĩnh vực điện tử như sản xuất mạch in PCB, điện cực cho cảm biến [5]. Bài báo trình bày kết quả nghiên cứu chế tạo điện cực bạc sử dụng máy in phun và áp dụng tạo lớp đường bit cho chip nhớ memristor trên đế plastic. 2. THỰC NGHIỆM Mô hình thí nghiệm và hình ảnh quá trình in đường bit được thể hiện trên hình 1. Trong nghiên cứu này, chúng tôi sử dụng máy in Epson T60 do có nhiều ưu điểm như giá thành rẻ, dễ cải tiến, và khi in đầu phun không tiếp xúc trực tiếp với đế, cho nên không làm thay đổi tính năng bề mặt của đế. Quá trình làm thí nghiệm như sau: hộp mực được rửa bằng axeton và nước cất, sau đó sấy ở nhiệt độ 60 oC trong 4 giờ. Mực nano bạc, được cung cấp từ hãng AgIC Inc., Nhật Bản, với kích thước hạt nano bạc là 20 nm, tỉ lệ về khối lượng của bạc là 15%, trong dung dịch gồm: Ethylene glycol, Ethanol, và nước. Mực nano bạc được nạp vào hộp mực sử dụng xi lanh thủy tinh. Đế plastic tráng bóng, kích thước A4 (210 × 297 mm2), xuất xứ Canon (Nhật Bản), nhiệt độ hóa thủy tinh Tg khoảng 110 oC sau khi rửa xịt bằng dung dich IPA và nước cất sau đó sấy sử dụng tủ sấy UNE 500 Memmert (Đức) ở nhiệt độ 40 oC trong 30 phút, nhiệt độ này nhỏ hơn nhiệt độ hóa thủy Nghiên cứu khoa học công nghệ Tạp chí Nghiên cứu KH&CN quân sự, Số 39, 10 - 2015 29 tinh (Tg) của đế, vì vậy sẽ không làm hỏng đế. Đế được đặt vào khay giấy trong chế độ in từng tờ, để tránh xước bề mặt do cọ xát. (a) (b) 5 mm Máy gia nhiệt Mực bạcHộp mực Hình 1. Mô hình thí nghiệm (a) và hình ảnh (b) quá trình in đường bit. Các đường điện cực được thiết kế bằng phần mềm Altium Designer, với kích thước khác nhau từ 50 µm đến 1000 µm. Độ rộng điện cực sau khi in được kiểm tra bằng kính hiển vi kỹ thuật số DMWB1-223ASC Motic (Trung Quốc). Nhằm kiểm tra ảnh hưởng nhiệt độ đến quá trình hình thành đường mạch, đế được nung bằng máy gia nhiệt Scilogex MS7-H550-Pro (Hoa Kỳ) trong 20 phút tại các nhiệt độ khác nhau. Điện trở dải của điện cực được đo bằng phương pháp bốn đầu rò, sử dụng thiết bị đo Keithley SCS 4200 (Mỹ). 3. KẾT QUẢ VÀ THẢO LUẬN 3.1. Độ rộng của điện cực 80 m 81 m (b) (c) 81 m 1000 m 50 m 80 m 100 m 150 m 200 m 300 m 500 m 800 m (a) Hình 2. a, Các đường mạch kích thước khác nhau trên máy tính. Hình ảnh phóng to của đường in sau khi in với các thiết kế 80 µm (a) và 100 µm (b). Do đặc thù nguyên lý làm việc của máy in phun, khi in, sẽ phun ra các giọt mực chứa hạt nano bạc, trong quá trình bám dính vào đế hay vào các lớp trước, các giọt mực có xu thế trải rộng ra, vì vậy độ rộng sẽ tăng [5,7]. Để tạo đường bit cho chip, trước tiên chúng tôi khảo sát độ rộng điện cực có thể in được. Như chỉ ra ở hình 2, tại kích thước 80 µm, lớp điện cực không được hình thảnh rõ dệt, nhiều vị trí không được phủ bạc, điều này là do Kỹ thuật điều khiển & Điện tử Đ. T. Toản, “Chế tạo đường bit cho bộ nhớ memristor 32 Byte phương pháp in phun.” 30 lượng mực được điều khiển phun ra ít. Nếu sử dụng làm điện cực thì khi tạo lớp màng mỏng tích cực, vật liệu sẽ phủ vào các vị trí trống, hình thành nên các điện trở ký sinh, có dẫn tới thay đổi tham số hay đặc tính của bộ nhớ. Tuy nhiên tại kích thước thiết kế 100 µm, lớp điện cực được hình thành một cách rõ ràng với đa phần diện tích được lấp đầy mực bạc. Độ rộng lớp điện cực được đo từ hai đường thẳng nét dứt như thể hiện ở hình 2(c), trong đó đường nét đứt được tạo gần đúng bằng cách vẽ qua điểm giao nhau sâu nhất của khu vực được và không được phủ mực. Bảng 1 thống kê độ rộng lớp điện cực thiết kế và thực tế cùng sai số tại các giá trị thiết kế khác nhau. Giá trị độ rộng sau khi in được lấy trung bình trên 16 đường. Đữ liệu từ bảng 1 cho thấy sai số tăng nhanh khi độ rộng thiết kế giảm, điều này có thể giải thích do độ phân dải của máy in và lượng mực được điều khiển phun ra. Tại kích thước thiết kế 300 µm, sai số là 22 %, giá trị này tương đương với sai số thực hiện bằng máy in Brother DCP-J140w [5]. Bảng 1. Độ rộng thiết kế và thực của đường mạch với các kích thước khác nhau. Độ rộng thiết kế (µm) Độ rộng sau khi in (µm) Sai số (%) 1000 1125 12,50 800 898 12,25 500 575 15,00 300 366 22,00 200 285 42,50 100 162 62,00 80 Không hình thành đường mạch một cách rõ ràng 50 3.2. Ảnh hưởng nhiệt độ đến quá trình hình thành Ở khía cạnh khác, các hạt nano bạc sau khi in, tạo thành các khối trồng chất lên nhau, có thể lớp bao bọc hạt không hoàn toàn bị phá vỡ, một trong những phương pháp hiệu quả để phá vỡ lớp bao bọc nhằm giảm điện trở của điện cực in, là nung nhiệt [8,9]. Để kiểm tra thông số này, sau khi in, để được nung ở các nhiệt độ khác nhau trong khoảng 30-80 oC, sau đó để được để nguội tự nhiên. Như tổng hợp ở hình 3, điện trở dải giảm một ít từ 0.22 /sq xuống 0.16 /sq khi tăng nhiệt độ lên 50 oC, và gần như không thay đổi kể khi tăng nhiệt độ cao hơn. Nhiệt độ chọn lớn nhất là 80 oC để không làm chảy đế plastic. Điện trở không thay đổi nhiều có thể do mực bạc sử dụng trong thí nghiệm đã được tối ưu cho phương pháp in phun. Điện trở dải với đế để khô tự nhiên đo được khoảng 0.22 /sq, kết quả này tuy không thấp như kim loại bạc, nhưng có thể sử dụng cho để làm các điện cực [7-9] và giá trị này tương đương với kết quả từ các báo cáo trước [5]. Nhiệt độ nung (oC) Đ iệ n tr ở d ả i(  /s q ) 20 25 30 35 40 45 50 55 60 65 70 75 80 85 0,05 0,10 0,15 0,20 0,25 0,30 0,35 0,40 Hình 3. Điện trở dải của điện cực 162 m đo sau khi nung ở các nhiệt độ khác nhau, trong đó sq là đơn vị vuông. 3.3. Tạo đường bit cho chip memristor 32 Byte Nghiên cứu khoa học công nghệ Tạp chí Nghiên cứu KH&CN quân sự, Số 39, 10 - 2015 31 Chip nhớ dung lượng 32 Byte, trên diện tích 10 mm2, được thiết kế hướng tới các ứng dụng điện tử diện tích lớn trên đế plastic như để lưu trữ các ký tự cơ bản cho thẻ RFID, Trong kiến trúc chip memristor, mỗi bit nhớ gồm một lớp bán dẫn tích cực, xen giữa lớp đường bit, và đường từ mô tả ở hình 4(a). Như vậy, với dung lượng thiết kế là 32 Byte, cần có 16 đường bit và 16 đường từ. Tại bước nghiên cứu này chúng tôi tập trung chế tạo và tối ưu đường bit. Để kết hợp điểm tiếp điện và đường bit, cấu trúc răng lược được sử dụng như mô tả ở hình 4(b), đây cũng là kiểu cấu trúc tối ưu cho các linh kiện hàn dán hai điện cực. Độ rộng đường bit chọn là giá trị nhỏ nhất mà hệ thống có thể tạo được (W=162 m), khoảng cách giữa các đường bit là 3 W, khoảng cách cho phép giảm tối thiểu khả năng ngắn mạch giữa hai đường bit. Sau khi thiết kế, khoảng 30 đế được in cùng nhau trên một đế lớn khổ A4 (hình 5). Qua kiểm tra, tất cả các đường bit đều dẫn, kết quả này cho thấy tính lặp lại của kết quả là khá tốt. 5 mm B0 B7 B15 B8 Bit-line Bit-line Word-line (a) (b) Điểm tiếp điện Hình 4. Cấu tạo 1 bit nhớ của chip memristor (a) và thiết kế lớp đường bit cho chip 32 Byte (b). Hình 5. Hình ảnh đường bit sau khi in trên đế plastic khổ A4 và kiểm tra thử độ dẫn ở điều kiện thường và uốn cong. Hình 6 mô tả hoạt động ở chế độ uốn cong của một đế (hình 6(a)) và điện trở dải được kiểm tra khi uốn cong ((hình 6(b)). Đường bit ở giữa được chọn để đo, với chiều dài đế kiểm tra là 22 mm. Bán kính cong R được tính bằng cách coi lớp điện cực đường bit là một phần của đường tròn khi bị uốn. Kết quả đo cho thấy, điện trở dải gần như không thay đổi khi bán kính cong R lớn hơn 18,2 mm. Tuy nhiên, khi R nhỏ hơn 18,2 mm, điện trở tăng nhanh, và khi đế cong gần giống hình tròn, thì điện trở dải đo được 8.5 /sq, lớn hơn khoảng 34 lần so với giá trị ở điều kiện thường. Điện trở tăng là do khi đế bị uốn cong, các đường mạch bắt đầu nứt gãy, làm cho độ rộng đường mạch hiệu dụng giảm, Để có thể duy trì độ dẫn của đường bit khi đế hoạt động ở chế độ uốn cong, cần thực hiện thêm các Kỹ thuật điều khiển & Điện tử Đ. T. Toản, “Chế tạo đường bit cho bộ nhớ memristor 32 Byte phương pháp in phun.” 32 nghiên cứu như tạo lớp điện cực dày hơn hay tăng lực liện kết giữa đế và lớp điện cực [5,8]. Bán kính cong R (mm) Đ iệ n tr ở d ả i(  /s q ) 10 0 10 1 10 2 10 3 0 1 2 3 4 5 6 7 8 9 22 mm 20 mm R Chế độ bình thường Gần thành hình tròn (a) (b) Hình 6. Mô hình ở chế độ cong (a) và điện trở dải tại các bán kính khác nhau (b). Kết quả đo trên đế để khô tự nhiên. 4. KẾT LUẬN Sử dụng phương pháp in phun với mực nano bạc, đã tạo được đường bit cho chip nhớ memristor trên đế plastic, với độ rộng đường mạch là 162 m, điện trở dải là khoảng 0.22 /sq ở điều kiện thường. Hiện chúng tôi đang trong giai đoạn hoàn thiện nghiên cứu sản xuất chip nhớ với lớp tích cực và điện cực đường từ cũng sử dụng phương pháp in phun. Phương pháp in đường bit trình bày ở đây, cũng có thể được sử dụng để tạo đường nối trong vi mạch, tạo điện cực cho các linh kiện điện tử, chip, hay chế tạo ăn ten dải với chi phí thấp và dễ thực hiện. Lời cảm ơn: Tác giả cảm ơn sự tài trợ về kinh phí của Bộ GD&ĐT (Đề tài mã số: B- 2015-04-16), giúp đỡ thí nghiệm của KS. Phạm Văn Thắng, hiện làm việc tại Tập đoàn Khoa học kỹ thuật Hồng Hải Việt Nam. TÀI LIỆU THAM KHẢO [1] D. B. Strukov, G. S. Snider, D. R. Stewart, and R. S. Williams, “The missing memristor found,” Nature, Vol. 453, No.80 (2008), pp. 44-65. [2] T. T. Dao et al, “High-performance nonvolatile write-once-read-many-times memory devices with ZnO nanoparticles embedded in polymethylmethacrylate,” Appl. Phys. Lett. Vol. 99, (2011), pp.233303. [3] H. Andersson et al., “System of nano-silver inkjet printed memory cards and PC card reader and programmer,” J. Microelectron., Vol. 42, No.1 (2011), pp. 21-27. [4] K. Myny et al, “A thin-film microprocessor with inkjet print-programmable memory,” , Scientific Reports, Vol. 4, No.7398 (), pp. 1-6. [5] Y. Kawahara, S. Hodges, B. S. Cook, C. Zhang, and G. D. Abowd, "Instant inkjet circuits: lab-based inkjet printing to support rapid prototyping of ubiComp devices,” UbiComp’13, 2013. [6] T. T. Dao, "Bendable organic memristors in a crossbar array: applications to information storage," Proc. of IEEE International Conference on Advanced Technologies for Communications, 15-17 Oct. Hanoi (2014), pp.32-35. [7] S. Nau et al, “Inkjet-printed resistive switching memory based on organic dielectric materials: from single elements to array technology,” Adv. Electro. Mater. Vol. 1, No.1-2 (2015), pp. 1400003. Nghiên cứu khoa học công nghệ Tạp chí Nghiên cứu KH&CN quân sự, Số 39, 10 - 2015 33 [8] J. Perelaer et al, “One-step inkjet printing of conductive silver tracks on polymer substrates, ” Nanotechnology Vol. 20, (2009), pp.165303. [9] N.-R. Kim, J.-H. Lee, S.-M. Yi, and Y.-C. Jooz, “Highly conductive Ag nanoparticulate films induced by movable rapid thermal annealing applicable to roll- to-roll processing,” J. of The Electrochemical Society, Vol. 158, No.8 (2011), pp.K165-K169. ABSTRACT FABRICATION OF BIT-LINE FOR 32 BYTE MEMRISTOR CHIP ON PLASTIC SUBSTRATE USING INKJET PRINTING METHOD This paper presents a study on fabrication of bit-line for memristor on plastic substrate with an Epson T60 and Ag nano ink. The width of a bit-line electrode and an error between the designed and fabricated parameters is investigated by a microscope. The changes in the sheet resistance at different annealing temperatures or bending radius are investigated with a SCS 4200. The experimental data indicate that, the error is large when the designed size is narrow; the annealing process does not strongly effect on the conductivity, and in bending operation, the sheet resistance increases when the radius decreases. The minimum width of a bit-line electrode can be printed reliably is 162 m together with an obtained sheet resistance of 0.22 /sq. This result is used to manufacture the 16-bit-line for the 32 Byte chip. Keywords: Bit-line formation, Conductive nanoink, Inkjet printing, Crossbar architecture, Large-area bendable electronics. Nhận bài ngày 17 tháng 6 năm 2015 Hoàn thiện ngày 07 tháng 10 năm 2015 Chấp nhận đăng ngày 22 tháng 10 năm 2015 Địa chỉ: Khoa Điện - Điện tử, Đai học Giao thông vận tải; *Email: daotoan@utc.edu.vn