Báo cáo Các thế hệ cpu của intel

BỘ CÔNG NGHIỆP TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NÔI KHOA CÔNG NGHỆ THÔNG TIN BÁO CÁO THỰC TẬP TỐT NGHIỆP CÁC THẾ HỆ CPU CỦA INTEL SVTT : GVHD : Vương Quốc Dũng -Năm 2009- Mục Lục Phần 1: GIỚI THIỆU CHUNG Lời nói đầu Hiện nay ngành công nghệ thông tin đang phát triển rộng rãi. Nó được ứng dụng vào tất cả các lĩnh vực kinh tế và đời sống. Đã nói tới công nghệ thông tin thì không thể không nhắc tới chiếc máy tính. Dần dần chúng ta sẽ không thể sống mà không có chiếc máy tính, nó sẽ trở thành một ph ần rất quan trọng trong cuộc sống của chúng ta. Để sử dụng một cách thành thạo chiếc máy tính của mình thì chúng ta phải tìm hiểu rõ hơn về nó . Máy vi tính được cấu tạo gồm 5 bộ phận chủ yếu : Bộ vi xử lý trung tâm (CPU) gọi tắt là bộ vi xử lý, bộ nhớ trong (ổ đĩa cứng), bộ nhớ ngài (đĩa mềm, đĩa CD ROM), thiết bị nạp tín hiệu (bàn phím, chuột), thiết bị hiển thị thông tin (màn hình) .Trong đó : CPU có vị trí hết sức quan trọng trong máy tính, nó có nhiều chức năng. Trước hết, CPU có khả năng thực hiện tính toán với tốc độ nhanh. Thứ hai, CPU có khả năng lưu giữ và lấy ra những thông tin từ bộ nhớ trong. Thứ ba, CPU có khả năng nhận biết và chấp hành lệnh của máy tính. Cuối cùng CPU có khả năng chỉ huy công việc của các bộ phận hoạt động nhịp nhàng. Cho nên, CPU- Bộ vi xử lý, được coi như là trái tim của một bộ máy tính. Cũng như con người, máy tính cũng cần có một “ trái tim” để có thể hoạt động tốt. Ngoài ra, CPU cũng là bộ não máy tính, đó là nơi các phép toán được xử lý và đưa ra kết quả, thông báo cho người dùng. Chỉ cần ví CPU như trái tim và bộ não thì đã đủ biết tầm quan trọng vô cùng của nó. Và thực tế CPU cũng chính là vấn đề mà người dùng quan tâm nhất trong muôn ngàn bộ phận khác của một chiếc máy tính. Chính vì thế việc tìm hiểu về CPU là hết sức quan trọng và cần thiết. Hiện nay, trên thị trường có rất nhiều bộ vi xử lý của nhiều hãng khác nhau nhưng chiếm thị phần lớn nhất là Intel, với những bộ vi xử lý rất ưu việt . Được thành lập vào năm 1968, ban đầu Intel tập trung vào việc chế tạo các transistor lưỡng cực và các mạch bán dẫn bằng ôxit kim loại. Đây cũng là một công nghệ sở trường của Intel vào thời đó và phải mất bảy năm sau, các công ty lớn khác mới sao chép lại được công nghệ này. Intel bắt đầu phát triển vi xử lý từ năm 1969 theo dự án của nhà sản xuất máy tính Nhật Busicom. Kế hoạch ban đầu của Busicom là xây dựng 12 chip có khả năng tùy biến . Ban đầu, Busicom nắm giữ các quyền liên quan tới bộ vi xử lý đó và trả cho Intel 60.000 USD. Nhận thấy tiềm năng của "bộ não" này, Intel quyết định trả lại số tiền trên để đổi lấy quyền thiết kế chip. Ngày 15/11/71, sản phẩm đầu tiên của hãng chế tạo chip lớn nhất thế giới mang tên 4004 ra đời, nhằm tăng sức mạnh cho máy tính Busicom và dọn đường cho khả năng nhúng trí thông minh của con người vào trong các thiết bị vô tri cũng như hệ thống máy tính cá nhân . Và từ đó các phiên bản tiếp theo của bộ vi xử lý đầu tiên của Intel liên tục được tung ra thị trường và ngày càng hoàn thiện hơn. Đặc biệt là sự ra đời của bộ vi x ử l ý 8086 đã biến Intel từ một công ty sản xuất chip nhỏ thành một công ty sản xuất chip hàng đầu thế giới. Nó là nền tảng cho tất cả các bộ vi xử lý sau này của Intel . Việc thực hiện đề tài này quả thật là rất khó khăn, bởi vì đây là một lĩnh vực mà chúng em chưa biết nhiều. Nhưng với một số tài liệu mà chúng em thu thập được và đặc biệt là được sự hướng dẫn nhiệt tình của thầy Vương Quốc Dũng mà chúng em mới có thể hoàn thành được đề tài này. Chúng em xem đây như là một cơ hội tốt để học hỏi và thử sức mình. Chúng em mong nhận được ý kiến đóng góp từ quý thầy cô và bạn bè. Lý do chọn đề tài Tìm hiểu về CPU-Bộ vi xử lý, là một vấn đề rất thú vị và cần thiết. Đây là lĩnh vực mà chúng em còn chưa hiểu biết được nhiều.Vì vậy chúng em lựa chọn đề tài này để có thể tìm hiểu, học hỏi thêm và bổ sung những kiến thức còn thiếu này cho mình. Mặt khác chúng em chọn đề tài này cũng vì tầm quan trọng của nó đối với máy tính. Để hiểu rõ được chiếc máy tính của mình thì tất nhiên chúng ta phải hiểu được bộ phận quan trọng nhất của nó. Phân công nhiệm vụ trong nhóm Phần 2,4: Hoàng Anh Đức Phần 3: Trần Lũy, Trần Xuân Cường: Phần 2: TỔNG QUAN VỀ MÁY TÍNH PC Sơ đồ khối máy tính IBM-PC Gồm 5 thành phần cơ bản: Bộ xử lý (Processor). Hệ thống nhớ (Memory). Hệ thống vào ra (I/O System). Bus liên kết hệ thống. Chương trình. CPU Bộ nhớ chính Bus liên kết hệ thống Hệ thống vào ra (Bàn phím, màn hình, ổ đĩa, chuột, ...và các mạch ghép nối) Sơ đồ khối chung: Hình 2.1. Sơ đồ khối cấu trúc của IBM-PC Máy tính có 1 bộ xử lý trung tâm (CPU) thì máy tính đó gọi là máy tính tuần tự, hay còn gọi là máy tính Ven Newmann. Máy tính có nhiều bộ xử lý gọi là máy tính song song. Đơn vị xử lý trung tâm: Chức năng: - Xử lý dữ liệu (VD : các phép toán số học và logic) - Điều khiển hoạt động của hệ thống. Nguyên tắc hoạt động: Hoạt động theo chương trình nằm trong bộ nhớ, nhận lần lượt từng lệnh từ bộ nhớ, giải mã để phát tín hiệu điều khiển thực hiện lệnh. Trong quá trình thực hiện chương trình, nó trao đổi dữ liệu với bộ nhớ và các thiết bị vào ra. Các thành phần cơ bản: Đơn vị điều khiển (CU: Control Unit): điều khiển hoạt động của CPU và các thành phần khác của máy tính. Đơn vị số học và logic (ALU: Arithmetic & Logic Unit): thực hiện các phép toán số học và logic treeb các dữ liệu cụ thể. Tập thanh ghi (RF: Register File): Là các ngăn nhớ đặc biệt nằm trong CPU để chứa các thông tin tạm thời phục vụ cho quá trình thực hiện chương trình. Đơn vị nối ghép BUS(BIU: Bus Interface Unit): kết nối và trao đổi thông tin giữa Bus bên trong và Bus bên ngoài CPU. Bộ nhớ cache sơ cấp: Làm bộ nhớ đệm có tốc độ truy nhập cao, giúp vào/ra dữ liệu nhanh hơn. Hệ thống nhớ: Chức năng: Dùng để nhớ chương trình và dữ liệu. Chương trình là những lệnh yêu cầu máy tính phải thực hiện. Dữ liệu là những gì mà chương trình tác động vào. Các thao tác cơ bản: + Đọc dữ liệu (Read) + Ghi dữ liệu (Write) Các thành phần cơ bản: Bộ nhớ chính: (Main Memory): Là thành phần nhớ được nối trực tiếp với CPU và được điều khiển bởi CPU. Các chương trình đang thực hiện phải nằm trong bộ nhớ chính. Bộ nhớ chính gồm các ngăn nhớ và mỗi ngăn nhớ có 1 địa chỉ xác định, các ngăn nhớ được tổ chức theo Byte. Bộ nhớ chính có tốc độ cao, dung lượng nhỏ. Gồm: ROM: Chứa thông tin cố định trong hệ thống. RAM: Bộ nhớ tạm thời. Bộ nhớ ngoài: Chức năng và đặc điểm Lưu trữ tài nguyên phần mềm Máy tính. Được kết nối với hệ thống như thiết bị vào ra. Dung lượng rất lớn (vài trăm GB) Tốc độ chậm Các loại bộ nhớ ngoài Bộ nhớ từ: Đĩa cứng, đĩa mềm,… Bộ nhớ quang: CD, VCD, DVD,… Bộ nhớ bán dẫn: flash Disk, memory Card, pen, Disk,… Bộ nhớ Cache thứ cấp: Bộ nhớ đệm truy nhập nhanh. Được đặt xen giữa bộ nhớ chính và CPU để tăng tốc độ trao thông tin giữa CPU và hệ thống nhớ. Hệ thống vào ra: Chức năng: Dùng để trao đổi thông tin giữa máy tính với thế giới bên ngoài. Các thành phần: Các thiết bị ngoại vi (các thiết bị vào ra): làm nhiệm vụ chuyển đổi thông tin ở dạng vật lý nào đó về dạng dữ liệu phù hợp với máy tính. Các mạch ghép nối vào ra: Các thiết bị ngoại vi không được nối ghép trực tiếp với CPU mà phải thông qua các mạch ghép nối vào ra. Trong các mạch ghép nối vào ra có các cổng vào ra và được đánh địa chỉ xác định. Các thiết bị vào ra được ghép nối thông qua cổng. Hệ thống BUS Chức năng: liên kết các thành phần khác nhau trong hệ thống, do vậy còn gọi là Bus liên kết hệ thống. Định nghĩa Bus: Là tập hợp các đường dây dẫn điện để vận chuyển thông tin - tín hiệu điện (các Bit) từ phần mạch này đến các phần mạch khác trong phạm vi máy tính. 1 Bit (tại 1 thời điểm) Bit là từ viết tắt của ‘BInary digiT’. Bản chất vật lý: Không có điện áp à truyền 0 Có điện áp à truyền 1 Tập các đường dây vận chuyển thông tin đồng thời được gọi là độ rộng của Bus (Ví dụ: 8 đường dây thì độ rộng là 8 Bit) Chức năng của Bus: Bus chia thành 3 loại: - Bus địa chỉ. - Bus dữ liệu. - Bus điều khiển Chỉ có Bus địa chỉ và Bus dữ liệu mới có khái niệm độ rộng. Lý do tồn tại của các loại Bus: Bus địa chỉ: CPU muốn trao đổi dữ liệu với ngăn nhớ nào, với cổng vào ra nào thì cần phải có Bus địa chỉ. Bus địa chỉ vận chuyển địa chỉ từ CPU đến bộ nhớ hay cổng vào ra để xác định ngăn nhớ nào hay cổng vào ra nào cần trao đổi thông tin. Bus địa chỉ nói tổng quát gồm n đường dây A0 ¸ An-1 thì gọi độ rộng Bus là n Bit và n Bit này được dùng để đánh địa chỉ, do đó có khả năng quản lý tối đa 2n địa chỉ ngăn nhớ hay 2n Byte nhớ (vì bộ nhớ chính quản lý theo Byte). Ví dụ: Bus địa chỉ của 1 số bộ VXL là 8088/8086: Bộ vi xử lý có n = 20 à quản lý tối đa 220 Byte = 1 MB 80286: n = 24 à quản lý tối đa 224 Byte = 24 x 220 = 16 MB. 80386: n = 32 à quản lý tối đa 232 Byte = 22 x 230 = 4 GB. Pentum II: n = 36 à quản lý tối đa 236 Byte = 26 x 230 = 64 GB. Bus dữ liệu: Vận chuyển lệnh từ bộ nhớ đến CPU. Vận chuyển dữ liệu giữa các thành phần với nhau. Bus dữ liệu ký hiệu D0 ¸ Dm-1 thì độ rộng Bus là m Bit. m thường là các giá trị: 8, 16, 32, 64. Ví dụ: 8088/86: m = 8 tức là vận chuyển 1 lúc 1 Byte. 80286: m = 16 tức là vận chuyển 1 lúc 2 Byte. 80386/486: m = 32 tức là vận chuyển 1 lúc 4 Byte. Pentum II: m = 64 tức là vận chuyển 1 lúc 8 Byte. Bus điều khiển: Là tập hợp các tín hiệu điều khiển hoặc là phát ra từ CPU để điều khiển bộ nhớ hay hệ thống vào ra, hoặc là từ bộ nhớ hay hệ thống vào ra đến yêu cầu CPU. * Một số tín hiệu điều khiển điển hình: + Các tín hiệu phát ra từ CPU điều khiển ghi, đọc bộ nhớ hay cổng vào ra. Có 4 tín hiệu điều khiển cơ bản: Memory Read (MEMR): Là tín hiệu điều khiển đọc dữ liệu từ 1 ngăn nhớ có địa chỉ xác định đưa lên Bus dữ liệu. Thời điểm tác động: Khi Bus địa chỉ tìm ra ngăn nhớ thì Bus điều khiển sẽ điều khiển mở ngăn nhớ để đưa dữ liệu vào Bus dữ liệu. Memory Write (MEMW): điều khiển ghi dữ liệu có sẵn trên Bus dữ liệu đến ngăn nhớ có địa chỉ xác định. Thời điểm tác động: Khi Bus địa chỉ tìm ra ngăn nhớ và dữ liệu trên BUS dữ liệu đã ổn định thì Bus điều khiển sẽ điều khiển mở ngăn nhớ để đưa dữ liệu từ Bus dữ liệu vào ngăn nhớ. Input Output Read (IOR): điều khiển đọc dữ liệu từ cổng. Input Output Write (IOW): điều khiển ghi dữ liệu ra cổng. + Các tín hiệu điều khiển ngắt: Là các tín hiệu yêu cầu CPU dừng công việc hiện tại để chuyển sang thực hiện công việc khác. Có các dạng sau: Non Maskable Interrupt (NMI) - tín hiệu ngắt không che được: Nó là tín hiệu từ mạch bên ngoài gửi đến để ngắt CPU và CPU phải ngắt ngay. Interrupt Request (INTR) - tín hiệu ngắt che được: Là tín hiệu được gửi từ mạch điều khiển ngắt bên ngoài gửi đến yêu cầu CPU ngắt. Interrupt Acknowledge (INTA): là tín hiệu ngắt phát ra từ CPU báo cho mạch bên ngoài biết CPU chấp nhận ngắt. Reset - tương đương với bật nguồn: Đây là trường hợp ngắt đặc biệt. Trên là nhóm tín hiệu bắt CPU chuyển từ trạng thái này sang trạng thái khác. + Các tín hiệu điều khiển chuyển nhượng Bus (Thực chất là chuyển nhượng quyền điều khiển hệ thống): Bình thường CPU toàn quyền điều khiển hệ thống, Bus địa chỉ, Bus dữ liệu. Khi có 1 thực hiện xin quyền điều khiển hệ thống thì có thể CPU chuyển nhượng. Bus Request (BRQ) - Hold: Là tín hiệu điều khiển từ mạch bên ngoài gửi đến yêu cầu CPU chuyển nhượng quyền sử dụng Bus. Bus Gront (BGT) - Hold Acknowledge: Tín hiệu này phát ra từ CPU chấp nhận chuyển nhượng Bus. Bus dữ liệu Bus điều khiển Bus địa chỉ CPU Bộ nhớ chính Mạch ghép nối vào ra Các thiết bị vào ra Sau đây là sơ đồ khối phối ghép BUS Hình 3.1. Sơ đồ khối phối ghép bus Các thiết bị ngoại vi (Peripherals) Chức năng: chuyển đổi thông tin từ bên ngoài thành dữ liệu máy tính và ngược lại. Các thiết bị ngoại vi cơ bản: Thiết bị nhập dữ liệu: bàn phím, chuột, MicroPhone… Thiết bị xuất dữ liệu: máy in, màn hình,… Thiết bị nhớ: đĩa từ, quang,…. Thiết bị truyền thông: Modem,… Thiết bị nhập dữ liệu: Có chức năng đưa dữ liệu từ ngoài vào máy tính dưới dạng số hóa. + Bàn phím (Keyboard): Là thiết bị nhập chuẩn, nhập dữ liệu vào máy tính dạng kí tự (character), kí hiệu (Symbol), các phím chức năng (Function Key), các phím điều khiển (Control Key). + Chuột (Mouse): dùng trong giao diện đồ hoạ (Graphic Mode) + Microphone Thành phần xuất dữ liệu: Đưa thông tin từ máy tính ra ngoài. + Màn hình (Monitor): Là thiết bị xuất chuẩn, hiện thị kết quả làm việc, trạng thái làm việc… giữa người sử dụng với máy tính dạng hình ảnh. + Máy in (Printer): dùng để in ấn tài liệu. + Loa (Speaker): dùng để nghe âm thanh, nhạc. + Máy chiếu (Projector): dùng trong giảng dạy, báo cáo hội thảo. v.v… Thiết bị nhớ: Dùng để lưu trữ lâu dài dữ liệu với dung lượng lớn như: Đĩa cứng, đĩa mềm, đĩa CD, thiết bị nhớ Flash (USB, thẻ nhớ).. + Đĩa cứng: + Đĩa mềm: + Đĩa CD, DVD (Compact Disk, Digital Video Disk) + USB Disk, MemoryCard, ZIP Disk. Thiết bị truyền thông: Dùng để kết nối và trao đổi thông tin giữa các máy tính Phần 3: CPU 8086 VÀ 8088 Giới thiệu chung VXL 8086 hình 3.1. CPU 8086 Xuất hiện vào tháng 6 năm 1978, sử dụng trong những thiết bị tính toán di động. 8086 được sản xuất trên công nghệ 3 µm, với 29.000 transistor, có 16 bit bus dữ liệu và 20 bit bus địa chỉ, bộ nhớ mở rộng 1MB. Các phiên bản của 8086 gồm 5MHz, 8MHz và 10 MHz. VXL 8088 hình 3.2. CPU 8088 8088 ra mắt vào ngày 1 tháng 7 năm 1979, là BXL được IBM chọn đưa vào chiếc máy tính (PC) đầu tiên của mình; điều này cũng giúp Intel trở thành nhà sản xuất BXL máy tính lớn nhất trên thế giới. 8088 sử dụng công nghệ 3 µm, 29.000 transistor, kiến trúc 16 bit bên trong và 8 bit bus dữ liệu ngoài, 20 bit bus địa chỉ, bộ nhớ mở rộng tới 1MB. Các phiên bản của 8088 gồm 5 MHz, 8 MHz và 10MHz. Điểm khác nhau giữa 8086 và 8088 BUS dữ liệu của 8086 có 16 bit còn của 8088 có 8 bit. Đây là một cải tiến về mặt thương mại so với 8086 để việc giao tiếp với bộ nhớ và xuất nhập đơn giản hơn, dễ dàng thiết kế hơn: Đối với 8086 do bus dữ liệu là 16 bit nó có thể đọc/ghi được một từ nằm ở hai ô nhớ thẳng hàng (một từ trong bộ nhớ được coi là xếp thẳng hàng khi ở địa chỉ chẵn là byte thấp, ở địa chỉ lẻ là byte cao ) trong một chu kỳ đọc/ghi. Ở 8088 do bus dữ liệu chỉ có 8 bit nên đọc/ghi một từ nằm ở hai ô nhớ thẳng hàng (nằm liên tiếp như trên ) nó phải thực hiện trong hai chu kỳ đọc/ghi. Bù lại nhược điểm về tốc độ, 8088 có giá rẻ và dùng để tạo ra các hệ thống với giá phải chăng vì nó dể phối ghép với các thiết bị ngoại vi 8 bit đang thịnh hành lúc đó. Bộ đệm chờ của 8088 là 4 byte, trái ngược với của 8086 là 6 byte. Điều này sẽ có ảnh hưởng ít nhiều đến sự khác biệt về sự tốc độ xử lý của hai bộ CPU. Điều khác nhau tất yếu nữa là sự khác nhau trong việc bố trí các chân ở hai vi mạch của 2 bộ VXL. 8088 có khả năng quản lý địa chỉ dòng lệnh. => Mặc dù có những điểm khác nhau đã nêu, nhưng vì những điểm giống nhau là rất cơ bản và vì hai bộ vi xử lý có tập lệnh giống nhau nên về quan điểm lập trình thì chúng là tương đương. Cấu tạo Bên trong gồm hai khối chính: Khối thực hiện EU (Execution Unit) Khối giao tiếp BIU (Bus Interface Unit) Hình 3.3. Sơ đồ khối 8086 Bộ vi xử lý thực hiện các lệnh theo các bước sau: Lấy lệnh từ bộ nhớ Đọc toán hạng (nếu lệnh yêu cầu) Thực hiện lệnh Ghi kết quả Khối thực hiện (Executive Unit) Nhiệm vụ của khối thực hiện lệnh là thực hiện các lệnh của chương trình. Nó gồm có khối số học – logic (ALU) cho phép thực hiện các phép tính số học (+, -, *, /) và các phép toán logic (AND, OR, NOT,…). Trong khối thực hiện còn có một số ô nhớ gọi là thanh ghi dùng để chứa dữ liệu cho các phép tính. Mỗi thanh ghi giống như một ô nhớ ngoại trừ chúng được đặt tên thay vì dùng số để chỉ địa chỉ. EU (Execution Unit) có các thanh ghi công dụng chung chia thành hai nhóm : nhóm thanh ghi dữ liệu và nhóm thanh ghi chỉ số. Các thanh ghi dữ liệu (Data Register): AH AL AX (Accumulator) BH BL BX (Base) CH CL CX(Count) DH DL DX (Data) Các thanh ghi chi số và con trỏ (Index & Pointer Register): SP Con trỏ Stack (Stack Pointer) BP Con trỏ nền (Base Pointer) SI Chỉ số nguồn (Source Index) DI Chỉ số đích (Destnation Index) Các thanh ghi đoạn (Segment Register): CS Đoạn mã (Code Segment) DS Đoạn dữ liệu (Data Segment) SS Đoạn Stack (Stack Segment) ES Đoạn thêm (Extra Segment) Các thanh ghi trạng thái và điều khiển (Status & Control Register): IP Con trỏ lệnh (Intruction Pointer) Flag Cờ Các thanh ghi dữ liệu Có bốn thanh ghi dữ liệu ký hiệu lần lượt là: AX, BX, CX, DX, được người lập trình sử dụng cho các thao tác với dữ liệu. Điều đặc biệt là khi chứa các dữ liệu 8 Bit thì mỗi thanh ghi này có thể tách ra thành 2 thanh ghi 8 Bit cao và 8 Bit thấp để làm việc độc lập. Đó là các cặp thanh ghi AH & AL, BH & BL, CH & CL, DH & DL .(trong đó H - chỉ phần cao ; L chỉ phần thấp). Mặc dù vi xử lý có thể thao tác với dữ liệu trong bộ nhớ, nhưng một lệnh như vậy sẽ được thực hiện nhanh hơn trong thanh ghi (cần ít chu kỳ đồng hồ hơn). Đó cũng là nguyên nhân tại sao các bộ vi xử lý hiện đại có xu hướng nhiều thanh ghi. Các byte cao và byte thấp trong thanh ghi được truy cập độc lập: Byte cao của thanh ghi AX được gọi là AH và byte thấp được gọi là AL. Tương tự như vậy cho các byte cao và byte thấp của các thanh ghi BX CX DX lần lượt là BH & BL CH & CL, DH & DL. Nhờ điều này mà ta có nhiều thanh ghi hơn khi làm việc với các số liệu có kích thước byte dài. Trong đa số lệnh các thanh ghi dữ liệu được chọn tùy ý nhưng các thanh ghi này lại có chức năng riêng cố định trong một số ít lệnh. Thanh ghi tích lũy AX (Accumulator) Là thanh ghi được sử dụng nhiều nhất trong các lệnh số học – logic và truyền dữ liệu bởi vì việc sử dụng thanh ghi này tạo ra mã máy ngắn nhất. Trong các thao tác nhân hoặc chia một trong các số hạn tham gia phải chứa trong AH hoặc AL, các thao tác vào/ra cũng sử dụng thanh ghi AH hoặc AL. Thanh ghi cơ sở BX (Base) Thanh ghi BX thường chứa địa chỉ cơ sở của 1 bảng dùng trong lệnh XLATvà được dùng cho tính toán địa chỉ trong phương pháp định địa chỉ gián tiếp. Thanh ghi đếm CX (Count) Việc thực hiện các chương trình lập được thực hiện dễ dàng nhờ thanh ghi CX, trong đó CX đóng vai trò là bộ đếm vòng lập. Một thí dụ khác của việc sử dụng thanh ghi CX đó là lệnh REP (Repeat) lệnh này điều khiển một lớp các lệnh chuyên về các thao tác chuỗi. CL cũng được sử dụng là một biến đếm trong các lệnh dịch hay quay các bit. Thanh ghi dữ liệu DX (Data) DX dùng để định địa chỉ gián tiếp trong các thao tác vào ra, nó cũng còn được sử dụng chứa toán hạn, kết quả trong phép nhân và chia. Thanh ghi con trỏ và chỉ số Các thanh ghi SP, BP, SI, DI thường trỏ tới các ô nhớ (tức là chức các địa chỉ offset của các ô nhớ đó). Khác với thanh ghi đoạn, các thanh ghi con trỏ và ngăn xếp được sử dụng trong các thao tác số học và một số thao tác khác nhau. Thanh ghi con trỏ – ngăn xếp SP (Stack Pointer) Di chuyển từ địa chỉ cao đến địa chỉ thấp, dùng để kết hợp với thanh ghi đoạn Stack SS (Stack Segment) để lưu trữ địa chỉ trở về hoặc dữ liệu vào trong ngăn xếp. Thanh ghi con trỏ cơ sở BP (Base Pointer) Thanh ghi này được dùng để truy cập dữ liệu trong ngăn xếp mà không làm thay đổi SP. Tuy nhiên, khác với SP thanh ghi BP cũng còn được sử dụng đễ truy cập dữ liệu ở các đoạn khác. Thanh ghi chỉ số nguồn SI (Source Index) Thanh ghi SI được sử dụng để trỏ tới các ô nhớ trong đoạn dữ liệu được định bởi thanh ghi đoạn dữ liệu DS (Data Segment), có thể truy cập dễ dàng các ô nhớ liên tiếp bằng cách tăng SI. Thanh ghi chi số đích DI (Destination Index) Thanh ghi DI có chức năng tương tự như thanh ghi SI và được dùng kết hợp với thanh ghi đoạn thêm ES (Extra Segment). Cả hai DI và SI thích hợp trong các thao tác sao chép, di chuyển hoặc so sánh các khối dữ liệu có dung lượng đến 64KB. Thanh ghi con trỏ lệnh IP (Intruction Pointer) 8086 không thực hiện lệnh trực tiếp trong bộ nhớ mà lệnh được lấy ở hàng đợi lệnh có cấu tạo giống như một thanh ghi dịch (FIFO: First In First Out: vào trước ra trước) chứa các mã lệnh cung cấp bởi khối BIU. Thanh ghi IP chỉ đến lệnh tiếp theo chưa được nhập vào hàng đợi lệnh và được dùng kết hợp với thanh ghi CS. Thanh ghi IP được cập nhật mỗi khi có một lệnh được thực hiện xong, khác với các thanh ghi khác, IP không bị tác động trực tiếp bởi các lệnh. Thanh ghi cờ (Flag Register) Thanh ghi cờ của 8086 có độ dài 16bit (2byte) byte thấp chứa các bit trạng thái giống như trong 8085 phản ánh trạng thái của vi xử lý, byte cao chứa 1bit trạng thái đó là bit 11 và 3 bit điều khiển dùng để điều khiển hoạt động của vi xử lý. Sau đây là cấu tạo của thanh ghi cờ trong 8086: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 OF DF IF TF SF ZF AF PF CF Hình 3.4.Sơ đồ thanh ghi cờ Thanh ghi cờ của 8086: CF carry flag PF parity flag AF auxiliary flag ZF zero flag SF sign flag TF trap flag IF interrupt enable flag DF direction flag OF overflow flag + Cờ nhớ CF: Cờ nhớ CF được thiết lập khi có số nhớ từ bit MSB (MSB - Most Significant Bit: Bit có ý nghĩa nhất). Trong phép cộng hoặc số thiếu trong phép trừ (MSB trong các lệnh byte là bit 7 và trong các lệnh word là bit 15) cờ CF cũng bị ảnh hưởng bởi các lệnh quay và dịch. CF = 1 khi có nhớ hoặc mượn từ MSB sang. + Cỡ chẵn lẻ PF: Cờ chẵn lẻ, phản ánh tính chẵn lẻ của tổng số Bit 1 trong kết quả. PF = 1 nếu số bit 1 của kết quả là số chẳn. PF = 0 nếu số bit 1 của kết quả là số lẻ. + Cờ nhớ phụ AF: Cờ nhớ phụ được thiết lập nếu có nhớ (cộng) hoặc có thiếu (trừ) từ phân nửa dưới đến phân nửa trên của toán hạn (đối với lệnh byte đó là bit 3 và đối với lệnh word là bit 7). Cờ AF được sử dụng trong các thao tác với số BCD. AF = 1 khi có nhớ hoặc mượn từ 1 số BCD thấp (4 Bit thấp) sang 1 số BCD cao (4 Bit cao). + Cờ zero ZF: Cờ zero được thiết lập khi kết quả bằng 0. + Cờ dấu SF: Cờ Zero, ZF = 1 khi kết quả = 0. + Cờ bẫy TF: Tạo khả năng thực hiện chương trình theo từng bước, khi TF bằng ‘1’ 8086 phát sinh ngắt loại 1 (ngắt cứng). Chương trình DEBUG sử dụng khi thi hành lệnh T (trace) để chạy từng bước một lệnh. Đầu tiên DEBUG thiết lập cờ TF rồi mới chuyển điều khiển cho lệnh đó. Sau khi lệnh được thi hành vi xử lý sẽ phát sinh một ngắt do TF được lập DEBUG sử dụng chính phục vụ ngắt này để lấy quyền điều khiển từ vi xử lý. + Cờ ngắt IF: Cờ ngắt được sử dụng để điều khiển các ngắt phần cứng bên ngoài, nếu cờ này được thiết lập các ngắt phần cứng có thể ngắt 8086. Khi xóa IF, các ngắt bên ngoài không còn tác dụng nữa (bị che). Thực ra vẫn còn một ngắt cứng không che được NMI (Non Maskable Interrupt). IF = 0 : cấm ngắt cứng INTR. IF = 1 : cho phép ngắt cứng INTR. Trước khi vi xử lý trao quyền điều khiển cho một phục ngắt nó xóa cả IF và TF, như vậy phục ngắt đó sẽ không bị ngắt. Tất nhiên một phục vụ ngắt có thể đổi cờ để cho phép ngắt khi nó đang thi hành. + Cờ tràn OF: Cờ tràn là ‘1’ khi có hiện tượng tràn và ngược lại nó bằng ‘0’. Hiện tượng tràn cho thấy một sự thật là phạm vi biểu diễn các số trong máy tính là có giới hạn. Phạm vi biểu diễn các số có dấu trong một word từ –32768 đến +32767 và trong một byte từ –126 đến +127. Đối với các số không dấu từ 0 đến 65535 cho một word và từ 0 đến 255 cho một byte. Nếu kết quả của một phép tính vượt ra ngoài phạm vi này thì hiện tượng tràn sẽ xảy ra và kết quả nhận được bị cắt bớt sẽ không phải là kết quả đúng. + Cờ định hướng DF: Là một trong ba cờ điều khiển dùng điều khiển các thao tác của vi xử lý công dụng của DF là dịch hướng cho các thao tác chuỗi, các thao tác này được thực hiện bởi hai thanh ghi chỉ số SI & DI, nội dung của hai thanh ghi này sẽ tự động tăng lên khi DF = 0 và giảm xuống khi DF =1 DF = 0 : định hướng giảm địa chỉ cho các lệnh xử lý chuỗi. DF = 1 : định hướng tăng địa chỉ cho các lệnh xử lý chuỗi. * Ý nghĩa của các cờ khá rõ ràng; Riêng cờ tràn cần làm rõ hơn để hiểu rõ bản chất và cơ chế làm việc của nó. - Giả thiết ta làm việc với số bù 2 dài 8 Bit, kết quả để ở AL. Gọi C6,7 là cờ nhớ từ Bit 6 lên Bit 7 (b7), trong đó b7 là MSB và cũng chính là Bit dấu (SF) của AL CF b7 b6 AL b0 C6,7 Quan hệ giữa cờ OF với cờ C6,7 tuân theo phương trình sau: OF = CF Å C6,7 Nghĩa là: khi thực hiện các phép toán với số tính theo mã bù 2 (số có dấu), hiện tượng tràn sẽ xảy ra (Cờ OF = 1) nếu có nhớ từ MSB (tức là SF) sang CF nhưng ngược lại không có nhớ vào chính nó (SF) hoặc ngược lại. Ví dụ: 01111111 = 127 + 00000001 = 1 10000000 = - 128 (Kq sai) Overflow (Nhớ vào SF, xong không có nhớ vào CF - Kết quả sai: Tổng hai số dương bằng số âm) ở đây: C6,7 = 1 (có nhớ từ bit 6 lên bit 7) CF = 0 (không có nhớ từ MSB sang) Do vậy: OF = CF Å C6,7 = 1 10000000 = - 128 + 10000001 = - 127 1 00000000 = 000 (Sai) Carry Out Overflow (Nhớ vào CF, xong không có nhớ vào SF - Kết quả sai: Tổng hai số âm bằng 1 số dương) ở đây: C6,7 = 0 (không có nhớ từ bit 6 lên bit 7) CF = 1 (có nhớ từ  MSB sang) do vậy: OF = CF Å C6,7 = 1 Khối giao tiếp (Bus Interface Unit) Khối giao tiếp làm đơn giản việc liên lạc giữa EU và bộ nhớ hoặc các vi mạch vào ra. Nó có nhiệm vụ gởi các địa chỉ, số liệu và tín hiệu điều khiển vào các bus, BIU & EU liên hệ với nhau bằng các bus nội bộ, khi EU đang thi hành một lệnh, BIU nạp 6 byte mã lệnh tiếp theo vào và đặt chúng vào hàng đợi lệnh, mục đích của việc này là làm tăng tốc độ của vi xử lý. Nếu EU cần liên lạc với bộ nhớ hay thiết bị ngoại vi, BIU sẽ treo các lệnh nhận trước và thực hiện thực hiện các thao tác cần thiết. BIU cấu tạo gồm các thanh ghi đoạn và con trỏ lệnh dùng để chứa địa chỉ các ô nhớ. Các thanh ghi đoạn: Được dùng để lưu trữ địa chỉ của các lệnh và dữ liệu trong bộ nhớ, vi xử lý dựa trên các giá trị này để truy cập bộ nhớ. Bộ nhớ là tập hợp các byte ô nhớ, mỗi byte có một địa chỉ xác định bắt đầu từ 0. 8086 gán cho mỗi ô nhớ một địa chỉ vật lý 20 bit. Như vậy, nó có thể định địa chỉ đến 220 byte (tương đương 1MB) ô nhớ, các byte đầu tiên của bộ nhớ có địa chỉ như sau: 0000 0000 0000 0000 0000 0000 0000 0000 0000 0001 0000 0000 0000 0000 0010 0000 0000 0000 0000 0011 0000 0000 0000 0000 0100 Để đơn giản, các địa chỉ trên thường được biểu diễn bằng số thập lục phân như sau: 00000H 00001H 00002H ………..H Và cứ tiếp tục cho đến giá trị lớn nhất là FFFFFH. Do các địa chỉ quá lớn (20 bit) không thể chia trong một thanh ghi của 8086 (16 bit) nên 8086 chia bộ nhớ thành các đoạn bộ nhớ (Memory Segment). Một đoạn bộ nhớ là một khối gồm 216 (64K) ô nhớ liên tiếp nhau, mỗi đoạn được xác định bằng một địa chỉ đoạn bắt đầu từ địa chỉ 0, địa chỉ đoạn là một số 16 bit nên địa chỉ đoạn lớn nhất là FFFF. Bên trong mỗi đoạn số ô nhớ được xác định bằng địa chỉ tương đối (offset), đó là số byte tính từ đầu đoạn, với một đoạn 64K thì offset cũng là một số 16 bit, byte đầu tiên trong đoạn có offset bằng 0 và byte cuối cùng bằng FFFF. Một ô nhớ có thể được xác định bằng địa chỉ đoạn:địa chỉ tương đối trong đoạn (segment:offset) và được gọi là địa chỉ logic. Thí dụ: ô nhớ A4FB:4872 có địa chỉ đoạn là A4FB và địa chỉ offset là 4872. Để tìm địa chỉ vật lý của ô nhớ trước tiên ta dịch địa chỉ đoạn về bên trái 4 bit và sau đó cộng với địa chỉ offset, như vậy địa chỉ vật lý của ô nhớ A4FB:4872 được tính như sau: A4FB0 4872 A9822 Sắp xếp đoạn: Trong bộ nhớ đoạn 0 bắt đầu từ địa chỉ 0000:0000 = 00000 và kết thúc ở 0000:FFFF = 0FFFF, đoạn 1 bắt đầu từ địa chỉ 0001:0000 = 00010 và kết thúc ở địa chỉ 0001:FFFF = 1000F. Như vậy, có rất nhiều sự chồng nhau giữa các đoạn. Các đoạn bắt đầu từ các địa chỉ cách nhau 16byte và địa chỉ đầu của mỗi đoạn luôn kết thúc bằng các số 0. 16byte được gọi là một khúc (Paragraph), các địa chỉ chia hết cho 16 (các địa chỉ kết thúc bằng 0) là các biên giới khúc (Paragraph Boundary) Các đoạn của chương trình: Mỗi đoạn chương trình ngôn ngữ máy bao gồm các lệnh và dữ liệu, còn một vùng đặc biệt trong RAM gọi là ngăn xếp (stack). Mã lệnh, dữ liệu và ngăn xếp của chương trình được nạp vào các đoạn bộ nhớ khác nhau đó là đoạn mã (code segment), đoạn dữ liệu (data segment), đoạn ngăn xếp (stack segment). Để theo dõi các đoạn khác nhau của chương trình 8086 được cung cấp 4 thanh ghi đoạn để chứa các địa chỉ đoạn, các thanh ghi CS, DS, SS lần lược chứa các địa chỉ đoạn mã, đoạn dữ liệu, và đoạn ngăn xếp. Nếu chương trình muốn truy cập đến một dữ liệu thứ hai nó có thể sử dụng thanh ghi đoạn thêm ES (extra segment). Một chương trình không phải bao giờ cũng cần chiếm hết một đoạn 64KB, do đặc điểm chồng nhau giữa các đoạn cho phép các đoạn của một chương trình nhỏ hơn 64KB có thể đặt gần lại với nhau. Tại một thời điểm, chỉ có các ô nhớ được định địa chỉ bởi 4 thanh ghi đoạn mới có thể truy cập, nghĩa là chỉ có 4 đoạn bộ nhớ là tác động. Tuy nhiên nội dung của các thanh ghi đoạn có thể thay đổi bởi chương trình để truy cập đến các đoạn khác nhau. Hàng đợi lệnh: Như ta đã biết, để tăng tốc độ vi xử lý, khối BIU tiếp nhận các lệnh và đưa vào hàng đợi lệnh (Queue) trong khi đó khối EU đang thi hành lệnh. Hàng đợi lệnh có thể nhận 6 byte mã lệnh, các lệnh của 8086 có độ dài từ 1 đến 6 byte, nếu lệnh chưa vào đầy đủ trong hàng đợi lệnh thì khối EU sẽ chờ cho đến khi lệnh nạp hết vào hàng đợi lệnh. Bus địa chỉ BUS địa chỉ là dụng cụ để CPU có thể xác định và nhận ra vị trí của các thiết bị trong hệ thống. Các thiết bị này có thể là các ô nhớ, các cổng giao tiếp. Số lượng đường dây trên BUS địa chỉ phụ thuộc vào từng loại VXL, có thể là 16, 20 hay nhiều hơn. Với bộ VXL 8086/8088 thì BUS địa chỉ có 20 đường dây ký hiệu từ A0 -> A19 , như vậy có 220 vị trí địa chỉ có thể phân biệt được. Bus dữ liệu BUS dữ liệu (Data BUS) dùng để chuyển thông tin (gồm cả dữ liệu và lệnh) giữa bộ VXL với các thiết bị khác trong hệ thống. Quá trình chuyển thông tin từ bộ VXL đến các thiết bị khác trong hệ thống (có thể là bộ nhớ hay các thiết bị ngoại vi) được gọi là thao tác ghi (Write Operation), ngược lại quá trình nhận số liệu vào bộ VXL từ các thiết bị ngoại vi được gọi là thao tác đọc (Read Operation). Như vậy BUS dữ liệu vừa phải thu và phát thông tin nên nó là BUS hai chiều (Bidirectional BUS). Tất nhiên không thể thu phát đồng thời cùng một lúc được. Bộ VXL Intel 8088 có điểm khác nhau quan trọng với 8086 là nó chỉ có BUS dữ liệu 8 bít thay vì 16 bít. Ðặc biệt trong họ VXL Intel (80X86), đều sử dụng kỹthuật Multiplex các đường dây của BUS địa chỉ và dữ liệu. Cụ thể đó là quá trình dùng chung các đường dây (các chân ra) nhưng lúc thì làm việc này, lúc thì làm việc khác, tức là thực hiện các công việc khác nhau trong các thời gian khác nhau. Khi đóng vai trò BUS dữ liệu các đường dây sẽ truyền thông tin cho các thiết bị của hệ thống, ngược lại khi đóng vai trò BUS địa chỉ, cũng chính các đường dây này được dùng để gửi ra các tín hiệu địa chỉ. Bus điều khiển BUS điều khiển (Control BUS) là tập hợp các đường dây điều khiển dùng để điều khiển các tác vụ của hệ thống. BUS điều khiển có từ 4 đến 10 đường tín hiệu, được sinh ra từ CPU, các tín hiệu điều khiển điển hình là: MEMR (MEMory Read), MEMW (MEMory Write), IOR (I/O Read) và IOW (I/O Write). Ví dụ khi muốn đọc một byte từ một vùng nhớ, CPU trước hết gửi địa chỉ vùng nhớ đó ra BUS địa chỉ, sau đó đưa ra tín hiệu Memory Read ra BUS dữ liệu. Tín hiệu Memory Read sẽ kích hoạt thiết bị nhớ để thiết bị này gửi số liệu ra BUS dữ liệu. Số liệu này theo BUS dữ liệu về CPU. Chức năng của 8086 Sơ đồ chân của 8086 8086 là vi xử lý 16 bit nó gồm 16 đường dữ liệu và 20 đường địa chỉ, các đường dữ liệu từ D0 đến D15 và các đường địa chỉ từ A0 đến A15 hoạt động theo phương pháp đa lộ thời gian. 8086 có thể làm việc ở hai chế độ: Chế độ Minimum. Chế độ Maximum. Trong chế độ minimum, 8086 điều khiển các thiết bị bằng các tín hiệu điều khiển của chính nó, trong chế độ này hỗ trợ bộ xử lý toán học 8087. Trong chế độ maximum cần thiết phải kết hợp với vi mạch điều khiển bus 8288 để tạo ra các tín hiệu đọc – ghi cho bộ nhớ và các thiết bị ngoại vi và chế độ này cho phép làm việc với 8087. Sau đây là sơ đồ chân của 8086 ở cả hai chế độ minimum và maximum: GND 1 CPU 8086 40 Vcc AD14 2 39 AD15 AD13 3 38 AD16 / S3 AD12 4 37 AD17 / S4 AD11 5 36 AD18 / S5 AD10 6 35 AD19 / S6 AD09 7 34 / S7 AD08 8 33 AD07 9 32 AD06 10 31 AD05 11 30 AD04 12 29 AD03 13 28 AD02 14 27 AD01 15 26 AD0 16 25 QS0 (ALE) NMI 17 24 INTR 18 23 CLK 19 22 READY GND 20 21 RESET Chức năng của các chân Vcc = 5V: Điện áp nuôi là 5V DC, dung sai cho phép là 10%. GND = 0V: Các đường mass nên có điện trở càng nhỏ càng tốt. CLK = clock (input): Xung đồng hồ đưa vào chân này là không đối xứng và có tỷ lệ là ½ (High/Low). INTR - Interrupt Request (input): Mức cao ở ngõ này báo cho 8086 biết có một yêu cầu ngắt (thuờng được gởi tới từ vi mạch xử lý ngắt 8259), tín hiệu ngắt tại chân này có thể bị che bằng phần mềm. Khi vi xử lý chấp nhận yêu cầu ngắt, nó sẽ đưa ra một chu kỳ chấp nhận ngắt và vi mạch xử lý ngắt phải gởi địa chỉ của ngắt lên bus dữ liệu tương ứng với chu kỳ thứ hai. NMI (Non Maskable Interrupt): Đây là ngắt không che được, tác động ở mức cao vi xử lý nhảy đến địa chỉ ngắt số 2 trong bảng vector ngắt và không tạo ra chu kỳ chấp nhận ngắt. Reset (input): Ngõ vào mức cao đặt vi xử lý về trạng thái ban đầu sau ít nhất 4 chu kỳ đồng hồ. Thanh ghi CS được đặt giá trị FFFF và thanh ghi IP được đặt giá trị 0000. Như vậy chỉ thị được thực hiện đầu tiên chứa ở ô nhớ FFFF0 quá trình chuyển tiếp từ mức cao xuống mức thấp được đồng bộ bởi chu kỳ đồng bộ từ vi mạch tạo xung đồng hồ 8284. Ready (input): Tín hiệu báo đã hoàn tất thao tác truyền dữ liệu của bộ nhớ hoặc thiết bị vào – ra, tác động ở mức cao, vi xử lý sẽ đợi nếu tín hiệu này ở mức thấp. AD0…AD15 - Address/Data bus (input/output): Giống như trong 8085, các đường địa chỉ - dữ liệu này làm việc theo nguyên tắc đa lộ thời gian, là địa chỉ trong chu kỳ T1 và là dữ liệu trong chu kỳ T2, T3, Tw, T4, tác động ở mức cao, có cấu tạo ba trạng thái và ở trạng thái tổng trở cao trong lúc vi xử lý ‘Interrup acknowlegde’ và ‘Hodl acknowleagde’. A16/S3 …… A19/S6 – Addres/Status (output): Trong chu kỳ T1 là 4 bit địa chỉ cao khi thao tác với bộ nhớ, trong lúc thao tác với thiết bị vào-ra chân này có gía trị thấp. Trong cả hai thao tác cũng như vào – ra các bit này là trạng thái trong các chu kỳ T2, T3, Tw, T4. Trạng thái bit cao cho phép ngắt, S5 được cập nhật tại mỗi thời điễm bắt đầu của mỗi chu kỳ đồng hồ. S3 & S4 cho biết thanh ghi đoạn đang được sử dụng, thông tin này cần thiết cho Co-processor xác định vị trí của toán hạng. Có cấu tạo ba trạng thái và trạng thái tổng trở cao khi vi xử lý ‘Hold acknowlegde’. S3 S4 Thanh ghi đoạn được chọn 0 0 Thanh ghi đoạn thêm. 0 1 Thanh ghi đoạn ngăn xếp. 1 0 Thanh ghi đoạn lệnh. 1 1 Thanh ghi đoạn dữ liệu. Hai bit S3 & S4 để chọn các thanh ghi đoạn. BHE/S7 – Bus high enable / status (output): Kết hợp với bit địa chỉ A0 để xác định chế độ truyền dữ liệu, BHE ở mức thấp trong chu kỳ T1 của các thao tác đọc – ghi và chấp nhận ngắt khi một byte được truyền trong byte cao của bus dữ liệu. S7 có hiệu lực trong các chu kỳ T2, T3 & T4, cấu tạo ba trạng thái và trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold’. BHE A0 Kiểu truyền dữ liệu 0 0 Truy xuất 16 bit. 0 1 Truy xuất byte cao từ địa chỉ lẻ. 1 0 Truy xuất byte thấp từ địa chỉ chẵn 1 1 Không sử dụng. Các kiểu truy xuất dữ liệu RD – Read (output): Tín hiệu ra điều khiển việc đọc bộ nhớ hoặc khối vào ra phụ thuộc vào bit trạng thái S2, mức thấp tại T2, T3 và Tw trong mỗi chu kỳ đọc, cấu tạo ba trạng thái và tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’. Test (input): Tín hiệu vào được kiễm tra bởi lệnh ‘WAIT’ vi xử lý sẽ không làm gì cả khi điện áp chân này có giá trị thấp, đồng bộ tại cạnh lên của mỗi xung đồng hồ. MN-MX – Minimum-Maximum (input): Chân chọn chế độ làm việc của 8086, chế độ làm việc là minimum tương ứng với mức cao và chế độ làm việc là maximum ứng với mức thấp. Bus điều khiển ở hai chế độ có chức năng khác nhau. M/IO (output): Ngỏ ra trạng thái giống như bit S0 ở chế độ maximum dùng để báo vị trí đang truy xuất dữ liệu. Mức cao là bộ nhớ và mức thấp là khối vào-ra. Cấu tạo ba trạng thái, tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’. WR – write (output): Tín hiệu ra điều khiển thao tác ghi vào bộ nhớ hoặc khối vào-ra tùy theo giá trị của ngõ M/IO. Tác động mức thấp ở T2, T3 và Tw của mỗi chu kỳ ghi, cấu tạo ba trạng thái và trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’. INTRA – Interrup Acknowlegde (output): Tín hiệu chấp thuận ngắt, tác động mức thấp tại T2, T3 và Tw dùng để đưa địa chỉ của ngắt lên bus dữ liệu. ALE – Adress Latch Enable Tín hiệu điều khiển chốt địa chỉ 74LS373 hoặc 8282/8283 tác động mức cao trong khoảng T1 của mỗi chu kỳ bus : + Khi ALE = 1 các bit AD0 … AD15 là địa chỉ. Hold (input): Tín hiệu vào cho biết một linh kiện đòi quyền sử dụng bus, tác động ở mức cao. HLDA – Hold acknowlegde (output): Tín hiệu ra ở mức cao cho biết yêu cầu Hold được chấp thuận, vi xử lý sẽ treo bus nội bộ và các đường điều khiển của nó ở trạng thái tổng trở cao. DT/R – Data Transmit/Receive (output): Tín hiệu ra dùng để điều khiển hướng truyền dữ liệu của vi mạch thu - phát. Cấu tạo ba trạng thái và trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’. DEN – Data enable (output): Tín hiệu ra ở mức thấp cho mỗi chu kỳ thao tác bộ nhớ và I/O và cả INTRA điều khiển ngõ ra cho phép của 8286/8287 trong hoạt động thu – phát dữ liệu. Cấu tạo ba trạng thái, trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’. S0, S1, S2 (thông tin trạng thái): Vi mạch 8288 dựa trên các thông tin này để thực hiện các thao tác điều khiển. Cấu tạo ba trạng thái, trạng thái tổng trở cao khi ‘Hold acknowlegde’. Tác động trong các chu kỳ T4, T1 & T2 và trở về trạng thái thụ động ở T3 hoặc Tw khi Ready ở mức cao. Một sự thay đổi bất kỳ của tín hiệu này trong chu kỳ T4 được dùng để đánh dấu thời điểm bắt đầu của chu kỳ bus và trở về thụ động ở trong T3 hoặc Tw xác định điểm kết thúc của chu kỳ bus. S2 S1 S0 Thông tin điều khiển 0 0 0 Chấp nhận ngắt. 0 0 1 Đọc từ cổng. 0 1 0 Viết ra cổng. 0 1 1 Dừng. 1 0 0 Nhập mã lệnh. 1 0 1 Đọc từ bộ nhớ. 1 1 0 Viết ra bộ nhớ. 1 1 1 Thụ động. RQ/GT0, RQ/GT1 – Request/Gram (input/output): Hai tín hiệu yêu cầu vi xử lý nhường quyền sử dụng bus, tín hiệu RQ/GT0 có mức ưu tiên cao hơn. Nguyên lý hoạt động được mô tả như sau: + Một xung có bề rộng một chu kỳ đồng hồ cho biết một linh kiện cần sử dụng bus. + Trong chu kỳ đồng hồ T4 hoặc T1 vi xử lý gởi đến linh kiện đó xung có bề rộng chu kỳ đồng hồ cho biết vi xử lý chấp nhận nhường quyền sử dụng bus và nó sẽ tiến vào trạng thái ‘Hold acknowlegde’ sau xung đồng hồ kế tiếp để treo bus của chính nó. + Xung bề rộng chu kỳ đồng hồ được gởi đến 8086 cho biết quá trình ‘Hold’ kết thúc và vi xử lý trở lại quản lý bus xau khi chấm dứt chu kỳ đồng hồ kế tiếp. Nếu yêu cầu này xảy ra trong khi vi xử lý đang truy xuất bộ nhớ, nó sẽ treo bus trong khoảngT4 nếu thỏa những diều kiện sau đây: Yêu cầu xảy ra trong khi hoặc trước T2. Chu kỳ hiện hành không phải là byte thấp của word (ở địa chỉ lẻ). Chu kỳ hiện hành không ở trạng thái chấp nhận ngắt. Không có chỉ thị khóa. Nếu bus không bận khi có yêu cầu thì có hai trường hợp sẽ xảy ra: Bus sẽ treo ở chu kỳ đồng hồ kế tiếp. Một chu bộ nhớ sẽ khởi động trong vòng 3 chu kỳ đồng hồ. Clock (output): Mức cao báo cho các linh kiện ngoài biết (Co-processor) rằng chu kỳ bus tiếp theo không được phép gián đoạn, điều này xảy ra khi trong chương trình có chỉ thị ‘Clock’. Cấu tạo ngõ ra ba trạng thái, trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’ . QS1, QS0 – Queue status (output): Ngõ ra cho biết trạng thái của hàng đợi lệnh, những thông tin này cần thiết cho Co-processor. QS0 QS1 Trạng thái hàng đợi lệnh 0 0 Không hoạt động. 0 1 Xóa nội dung hàng đợi lệnh. 1 0 Nạp byte mã lệnh đầu tiên vào thanh ghi lệnh. 1 1 Nạp byte mã lệnh tiếp theo của lệnh nhiều byte. Giản đồ thời gian của chu kỳ bus Giản đồ thời gian của chu kỳ Bus Các hoạt động chính của VXL 8086 Lấy lệnh Thực hiện bằng chu kỳ máy lấy lệnh kéo dài trong 4T (chu kỳ xung clock). Thực chất của hoạt động lấy lệnh là hoạt động đọc bộ nhớ. Để mở đầu cho hoạt động lấy lệnh, địa chỉ lệnh CS:IP được đổi thành địa chỉ vật lý và được đưa lên tuyến địa chỉ 20 bit kèm theo tín hiệu cho phép cài địa chỉ ALE (Address latch enable) trong T1 . Các tín hiệu điều khiển được đưa ra trong T2 và T3 gồm có : M/IO=1 RD = 0 DEN = 0 DT/R = 0 Sau đó, CPU sẽ đọc mã lệnh từ tuyến dữ liệu vào đầu T4. Thường các chu kỳ máy của vi xử lý được cung cấp trong các sổ tay tra cứu dưới dạng các giản đồ xung như sau: Đọc bộ nhớ Thực hiện bằng chu kỳ máy đọc bộ nhớ kéo dài trong 4T. Trong T1, địa chỉ bộ nhớ được đổi thành địa chỉ vật lý và được đưa lên tuyến địa chỉ 20 bit kèm theo tín hiệu cho phép cài địa chỉ ALE. Các tín hiệu điều khiển được đưa ra trong T2 và T3 gồm có : M/IO=1 RD = 0 DEN = 0 DT/R = 0 Sau đó, CPU sẽ đọc mã lệnh từ tuyến dữ liệu vào đầu T4. Giản đồ xung của chu kỳ máy đọc bộ nhớ ở trên cũng có thể dùng chung cho chu kỳ máy nhập. - Trong trường hợp bộ nhớ có thời gian truy xuất bộ nhớ quá lớn, không thể đưa dữ liệu ra đúng vào thời điểm CPU lấy dữ liệu, người ta phải thiết kế một mạch điều khiển để phát ra tín hiệu READY=0 nhằm kéo dài chu kỳ đọc ra thêm 1 hay nhiều chu kỳ xung clock (các chu kỳ kéo dài thêm gọi là chu kỳ đợi TW) trước khi chuyển sang T4. Ghi bộ nhớ Thực hiện bằng chu kỳ máy ghi bộ nhớ kéo dài trong 4T. Trong T1, địa chỉ bộ nhớ được đổi thành địa chỉ vật lý và được đưa lên tuyến địa chỉ 20 bit kèm theo tín hiệu cho phép cài địa chỉ ALE. Dữ liệu cần ghi vào bộ nhớ được đưa ra tuyến dữ liệu trong T2 và T3. M/IO = 1 WR = 0 DEN = 0 DT/R = 1 Sau đó, CPU sẽ chờ cho đến hết T4 và kết thúc chu kỳ ghi. Giản đồ xung của chu kỳ máy ghi bộ nhớ và chu kỳ máy xuất như sau Nhập Thực hiện bằng chu kỳ máy nhập kéo dài trong 4T. Trong T1, địa chỉ cổng xuất nhập 16 bit được đưa lên tuyến địa chỉ kèm theo tín hiệu cho phép cài địa chỉ ALE. Các tín hiệu điều khiển được đưa ra trong T2 và T3 gồm có : M/IO=0 RD = 0 DEN = 0 DT/R = 0 Sau đó, CPU sẽ đọc mã lệnh từ tuyến dữ liệu vào đầu T4. Giản đồ xung giống như của chu kỳ máy đọc bộ nhớ, chỉ có khác chỗ tín hiệu M/IO ở mức 0 Xuất Thực hiện bằng chu kỳ máy xuất kéo dài trong 4T. Trong T1, địa chỉ cổng xuất nhập 16 bit được đưa lên tuyến địa chỉ kèm theo tín hiệu cho phép cài địa chỉ ALE. Dữ liệu cần xuất được đưa ra tuyến dữ liệu trong T2 và T3. Các tín hiệu điều khiển được đưa ra trong T2 và T3 gồm có : M/IO = 0 RD = 0 DEN = 0 DT/R = 1 Sau đó, CPU sẽ chờ cho hết T4 và kết thúc chu kỳ xuất. Giản đồ xung tương tự như của chu kỳ máy ghi bộ nhớ, chỉ khác tín hiệu tín hiệu M/IO ở mức 0. Đáp ứng ngắt quãng Vi xử lý 8086 sử dụng 3 loại ngắt quãng : Ngắt hệ thống : do CPU phát ra khi có một lỗi nghiêm trọng xảy ra trong quá trình hoạt động của nó. Chẳng hạn như chia cho số 0, điện áp nguồn cung cấp giảm thấp, chia tràn . . . Ngắt cứng : do thiết bị ngoại vi gây ra khi cần trao đổi thông tin với CPU. Đặc trưng của ngắt cứng là tín hiệu yêu cầu ngắt quãng INTR. Ngắt mềm : do thi hành lệnh INT trong chương trình. Thực chất của ngắt mềm chính là một dạng gọi đến chương trình con. Mục đích của việc phục vụ ngắt quãng là bằng cách nào đó chuyển điều khiển sang cho một chương trình con đặc biệt gọi là chương trình phục vụ ngắt quãng của riêng ngắt quãng được phục vụ. Đối với vi xử lý 86, việc phục vụ ngắt quãng được thực hiện thông qua số ngắt của từng ngắt quãng. Mỗi ngắt quãng có một số ngắt riêng. Số ngắt là một số 1 byte nên vi xử lý 86 chỉ có thể phục vụ cho tối đa 256 ngắt quãng. Vi xử lý 86 sử dụng phương pháp vector ngắt để chuyển điều khiển đến các chương trình phục vụ ngắt quãng. Vector ngắt là các biến bộ nhớ dài 4 bytes mà có khả năng chứa được một địa chỉ luận lý đầy đủ gồm 2 byte segment và 2 byte offset. Người ta dùng vector ngắt để chứa địa chỉ bắt đầu của chương trình phục vụ ngắt quãng. Các vector ngắt được xếp nối tiếp nhau kể từ đầu của vùng bộ nhớ tạo thành bảng vector ngắt. Chiều dài của bảng vector ngắt là 256 4=1024 hay 400h. Như vậy bảng vector ngắt sẽ nằm trong vùng bộ nhớ có địa chỉ vật lý từ 00000h đến 003FFh. Số thứ tự của các vector ngắt được qui định chính là số ngắt tương ứng nên vị trí của vector ngắt được xác định theo cách sau : địa chỉ vật lý của vector ngắt = số ngắt × 4 Sau khi xác định được vị trí của vector ngắt rồi, CPU sẽ lấy địa chỉ chương trình phục vụ ngắt trong vector ngắt ra và chuyển điều khiển đến đó. Tức là nó sẽ thực hiện một lệnh gọi đến chương trình phục vụ ngắt quãng. Ví dụ để phục vụ cho ngắt quãng số 8 theo hình sau, CPU sẽ chạy chương trình con có địa chỉ trong vector ngắt 8 (ở địa chỉ vật lý 8 4=32=20h) mà cụ thể là địa chỉ luận lý 3000:2A76. Hoạt động đáp ứng ngắt quãng của vi xử lý 86 chỉ dùng cho ngắt cứng. Vi xử lý 86 dùng hoạt động này để đọc số ngắt tương ứng từ khối xuất nhập. Hoạt động đáp ứng ngắt quãng được thực hiện bằng chu kỳ máy đáp ứng ngắt quãng kéo dài trong 4T. Tuyến địa chỉ không được dùng trong chu kỳ đáp ứng ngắt quãng. Các tín hiệu điều khiển gồm có : DEN = 0 DT/R =0 INTA = 0 Tín hiệu INTA là tín hiệu đặc trưng cho chu kỳ máy đáp ứng ngắt quãng. Tín hiệu yêu cầu ngắt quãng INTR được kiểm tra ở cuối mỗi chu kỳ lệnh nghĩa là CPU phải thi hành xong lệnh hiện tại rồi mới chuyển sang hoạt động đáp ứng ngắt quãng. Khi đó nó phát ra 2 chu kỳ máy đáp ứng ngắt quãng liên tiếp mà còn gọi là chu kỳ INTA. Sau chu kỳ INTA thứ 2, sự thi hành lệnh được chuyển sang chương trình con phục vụ ngắt quãng. Giản đồ xung chu kỳ máy đáp ứng ngắt quãng như sau Phần 4: CÁC THẾ HỆ CPU CỦA INTEL TỪ 80286 ĐẾN NAY BXL 16 bit: Các bộ xử lý thế hệ thứ hai P2 (286) 80286 Còn gọi là 286, được hãng Intel đưa ra giới thiệu vào ngày 01 tháng 2 năm 1982, đây là bộ xử lý đầu tiên của Intel có thể chạy được tất cả ứng dụng viết cho các BXL trước đó, được dùng trong PC của IBM và các PC tương thích từ năm 1984. Bộ 80286 có các thanh ghi 16 bit, truyền thông tin mỗi lần 16 bit trên dữ liệu, và dùng 24 bit để định địa chỉ cho các vị trí bộ nhớ và có khả năng địa chỉ hóa đến 16 MB bộ nhớ Ram. Bộ vi xử lý này đã tăng cường sức mạnh cho các máy tính IBM personal Computer hiệu suất cao 286 có 2 chế độ hoạt động: chế độ thực (real mode) với chương trình DOS theo chế độ mô phỏng 8086 và không thể sử dụng quá 1 MB RAM; chế độ bảo vệ (protect mode) gia tăng tính năng của bộ vi xử lý, có thể truy xuất đến 16 MB bộ nhớ. 286 sử dụng công nghệ 1,5 µm với 134.000 transistor, bộ nhớ mở rộng tới 16 MB. Các phiên bản của 286 gồm: 6 MHz với 0.9 MIPS 8 MHz, 10 MHz với 1.5 MIPS 12.5 MHz với 2.66 MIPS 16 MHz, 20 MHz and 25 MHz BXL 32 bit: Những VXL không thuộc họ X86 iAPX 432 Ra mắt vào ngày 01 tháng 01 năm 1981 và đây là bộ vi xử lý 32 bit đầu tiên của Intel. Tuy nhiên dự án iAPX đã thất bại do một số tính năng khi thiết kế đã làm chậm tốc độ của nó. Các phiên bản của iAPX 432 gồm: 5 MHz, 7 MHz và 8 MHz. i960 aka 80960 i960 ra mắt vào ngày 05 tháng 04 năm 1988 dưới sự hợp tác của Intel và Siemens. Các i960 được thiết kế như là một khởi đầu để phản ứng lại sự thất bại của Intel iAPX 432. i960 xây dựng trên công nghệ RISC với kiến trúc 32 bit. i960 gồm các biến thể: 80960Kx, 80960Cx, 80960Jx, 80960VH. i860 aka 80860 i860 được giới thiệu vào ngày 27 tháng 02 năm 1989 i860 có tốc độ từ 25 MHz tới 50 MHz Xscale Xcale được giới thiệu ngày 23 tháng 08 năm 2000 BXL 32 bit: Các bộ xử lý thế hệ thứ 3 (386) Intel 386 là BXL 32 bit đầu tiên Intel giới thiệu vào năm 1985, được dùng trong các PC của IBM và PC tương thích. Intel 386 là một bước nhảy vọt so với các BXL trước đó. Đặc điểm bộ xử lý 386: Đây là BXL 32 bit có khả năng xử lý đa nhiệm, nó có thể chạy nhiều chương trình khác nhau cùng một thời điểm. 386 sử dụng các thanh ghi 32 bit, có thể truyền 32 bit dữ liệu cùng lúc trên bus dữ liệu và dùng 32 bit để xác định địa chỉ. Bộ xử 386 làm việc với bộ đồng sử lý toán học 80387. Cũng như BXL 80286, 80386 hoạt động ở 2 chế độ: real mode và protect mode. Có nhiều biến thể của bộ xử lý 386 với hiệu năng nhỏ hơn hoặc tốn ít năng lượng hơn như: 386 DX, 386 SX, 386 SL. Bộ xử lý 386 được hàn trên bo mạch chủ. 80386DX 386DX được giới thiệu vào ngày 17 tháng 10 năm 1985 386DX sử dụng công nghệ 1,5 µm, 275.000 transistor, bộ nhớ mở rộng tới 4GB. Các phiên bản của 386DX gồm : 16 MHz với 5 đến 6 MIPS 20 MHz với 6 đến 7 MIPS, ra mắt ngày 16 tháng 2 năm 1987. 25 MHz với 8.5 MIPS, ra mắt ngày 04 tháng 4 năm 1988. 33 MHz với 11.4 MIPS (sử dụng công nghệ 1µm), ra mắt ngày 10 tháng 4 năm 1989. 80386SX 386SX được giới thiệu ngày 16 tháng 1 năm 1988 386SX sử dụng công nghệ 1,5 µm với 275.000 transistor Kiến trúc 386SX là 32 bit bên trong, 16 bit bus dữ liệu ngoài, 24 bit bus địa chỉ, bộ nhớ mở rộng 16 MB, bộ nhớ ảo 32MB. Các phiên bản của 386 SX: 16 MHz với 2.5 MIPS 20 MHz với 2.5 MIPS, được giới thiệu ngày 25 tháng 01 năm 1989 25 MHz với 2.7 MIPS, được giới thiệu ngày 25 tháng 01 năm 1989 33 MHz với 2.9 MIPS, được giới thiệu ngày 26 tháng 10 năm 1989 80386SL Được thiết kế cho thiết bị di động, sử dụng công nghệ 1 µm, 855.000 transistor, bộ nhớ mở rộng 4GB; gồm các phiên bản 16, 20, 25 MHz BXL 32 bit: Các bộ xử lý thế hệ thứ 4 (486) Với thế hệ thứ tư, các bộ xử lý không có những thiết kế lại hoàn toàn mà chủ yếu cải tiến cho hoàn thiện các bộ xử lý trước. Chíp có thanh ghi trong, bus dữ liệu và bus địa chỉ đều 32 bit.Tăng cường cải thiện về tốc độ xử lý, nhờ tăng tốc độ mà nó đã tạo nên sự phát triển vượt bậc của ngành công nghiệp phần mềm. Chip 486 chạy nhanh gấp đôi so với chip386. Các chip 486 được cung cấp với nhiều tốc độ khác nhau, từ 16 đến 120 MHz. Thêm vào đó các chíp 486 cũng giống như 386 nó có nhiều biến thể, giữa các chíp 486 cũng có sự khác nhau về cấu hình chân (số lượng chân) nhưng đều cắm trên đế cắm Zip. Bộ xử lý DX, DX2, SX có cấu hình chân chuẩn giống nhau là 168 chân Chip OverDrive có 2 loại 168 và 169 chân (loại 169 chân gọi là 487SX) Bên cạnh đó bộ xử lý 486DX4 còn sử dụng điện áp 3.3V 9 do được chế tạo với công nghệ CMOS) thay vì điện áp chuẩn 5V của các chíp 486 khác. Trong chíp chứ 1.2 triệu tranzito trong một khuân silic nhỏ. Bo mạch chính sử dụng cho các chíp thế hệ thứ tư này có bus hệ thống từ 16-33MHz. Do vậy tuỳ theo CPU được lắp vào loại bo mạch, mà tốc độ xử lý xẽ phụ thuộc vào bo mạch đó, thường CPU xẽ làm việc ở tốc độ thấp hơn tốc độ định trước. 80486DX 486DX được Intel giới thiệu vào ngày 10 tháng 4 năm 1989, các hệ thống sử dụng nó xuất hiện vào năm 1990. Những bộ xử lý 486DX đầu tiên có tốc độ 25 MHz, các phiên bản sau có tốc độ 33 MHz với 168 chân và sử dụng điện áp 5V dạng PGA. Các phiên bản sau 196 chân PQFP (Platic Quad Flat Pack) với điện áp 3.3V, 208 chân SQFP (small Quad Flat Pack). 486DX tích hợp các chức năng như bộ đồng xử lý toán học, mạch điều khiển Cache và cả bộ nhớ Cache bên trong. Khi 486, 486DX trở thành chuẩn thương mại mới. Các hệ 486DX dự tính chạy được tất cả các hệ điều hành và hệ ứng dụng của một vài năm sau. 80486SX Được giới thiệu tháng 4 năm 1991. Chip này giống hệt như các chip 486DX khác nhưng không tích hợp bộ đồng xử lý toán học nên giá rẻ hơn. Máy dùng loại chip này rất lý tưởng để chạy các ứng dụng Windows 3.1 và DOS. Nếu không cần đến bộ đồng xử lý toán học. Chip 486SX đúng là một thủ thuật kinh doanh chứ không phải một công nghệ mới. 80486SL Máy xách tay dùng bộ xử lý này đắt hơn máy 386 đây là loại chip siêu nhanh, có tính năng tiết kiệm điện nhưng giá cao và chỉ hiệu quả đối với các nhà chuyên nghiệp lớn, ví dụ để làm công việc chế bản, CAD, đồ hoạ và tính toán phức tạp. Bộ xử lý này có thời gian tồn tại ngắn, không phổ dụng. 80486DX2 và 80486DX4 Ngày 3 tháng 3 năm 1992, Intel giới thiệu bộ xử lý gấp đôi tốc độ (DX2), ngày 26 tháng 5 năm 1992 phiên bản khác của DX2 là OVERDRIVE ra đời với 169 chân và ngày 14 tháng 9 năm 1992 phiên bản khác của OVERDRIVE ra đời với 198 chân. Các bộ xử lý này chạy với tốc độ gấp 2 tốc độ hệ thống chủ (nếu bo mạch chủ thiết kế 25 MHz thì 486DX2/OVERDRIVE chạy với tốc độ 50MHz. 486DX2/OVERDRIVE sản xuất dựa trên công nghệ mạch 0.8 micro với 1.1 triệu tranzito và nó có ba phiên bản với 3 tốc độ khác nhau: 40 MHz cho hệ thống 16 hoặc 20 MHz 50 MHz cho hệ thống 25 MHz 66 MHz cho hệ thống 33 MHz Tiếp sau 486DX2/OVERDRIVE, Intel cho ra đời bộ xử lý 486DX4 với hệ số nhân ở 2X, 2.5X và 3X tuỳ theo cách cắm Jump trên bo mạch chủ. Sau đó bộ xử lý 486DX4/OVERDRIVE được giới thiệu và chỉ chạy ở hệ số 3X với điện áp làm việc điều chỉnh được 3V hoặc 5V. BXL 32 bit: Các bộ xử lý thế hệ thứ 5 (586) Ngày 19 tháng 10 năm 1992, Intel công bố thế hệ thứ năm của bộ xử lý (tên mã là P5) được đặt tên là Pentium chứ không phải là 586 như chúng ta thường gọi. Gọi 586 thường người sử dụng quen hơn nhưng Intel đã phát hiện ra cách đặt tên theo số này không được coi là một thương hiệu của và công ty muốn ngăn chặn các nhà sản xuất khác dùng cùng một tên gọi đó cho các loại chip nhái. Chip Pentium được bán ra thị trường ngày 22 tháng 3 năm 1993. Cũng như các loại chip ra đời trước, Pentium có tính tương thích với mọi sản phẩm cho các bộ xử lý ra dời trước. Trong bộ xử lý này được tích hợp 3,1triệu trasistor, sử dụng một đường dữ liệu 64 bit, một đường địa chỉ 32 bit, và bộ nhớ cache L1 là 16KB; và nó có tốc độ từ 60MHz đến 200MHz. Điểm đặc biệt là cùng với việc giới thiệu chip Pentium có 2 đường dữ liệu, công nghệ xử lý lệnh theo ống kép (dual pipelining), còn được gọi là kiến trúc siêu hướng (superscalar architecture) được sử dụng cho phép chip có thể xử lý được 2 lệnh đồng thời tại một thời điểm nên Pentium ngay khi ra đời đã được đón nhận nồng nhiệt. Đây là CPU thế hệ thứ 5 của Intel đã được đưa ra sử dụng. Nó có chi tiết kỹ thuật của Socket 7 với điện áp chuẩn là 3.3V (một số sử dụng 5V). Nó cũng có một bộ nhớ Cache L1 cài sẵn là 16K.Chip Pentium giống như chứa hai chip 486 ở bên trong. Nó có độ rộng bus địa chỉ 32 bit, nhưng bus dữ liệu đạt tới 64 bit, có khả năng ghi địa chỉ bộ nhớ tới 4 GB. Chip Pentium có thể chuyển lượng dữ liệu ra vào CPU gấp 2 lần chip 486. Chip Pentium có hai Cache trong riêng biệt mỗi Cache đơn 8KB. Mạch điều khiển và bộ nhớ Cache được tích hợp trong chip. Bộ xử lý Pentium được sản xuất trên công nghệ BiCMOS (Bipolar-CMOS), làm tăng độ phức tạp của thiết kế lên 10% nhưng bù lại hiệu năng tăng thêm từ 30-35% mà kích thước và điện năng tiêu thụ không tăng. Tất cả các chip Pentium đều được cải tiến SL, nghĩa là chúng có chế độ quản lý điện năng. Điện áp tiêu chuẩn sử dụng là 3.3V STD (standard- chế độ chuẩn), có loại Pentium 100MHz đặc biệt sử dụng điện áp 3.465V được gọi là VRE (Voltage reduced Extended). Bên cạnh đó còn có loại với chế độ 3.3V đặc biệt gọi là VR (Voltage reduced) khoảng điện áp từ 3.3V đến 3.465V với danh nghĩa là 3.38V. Để giảm điện năng tiêu thụ, Intel còn giới thiệu bộ xử lý Pentium đặc biệt với công nghệ giảm điện áp (Voltage Reduction Techlogy) cho họ chip từ 75 đến 266 MHz dành cho máy tính sách tay. Các loại chip này khong đóng gói như cách thông thường và nó rất m ỏng, được hàn đặc biệt lên bo mạch chủ. Pentium có ba thiết kế cơ bản mỗi thiết kế có một số tốc độ Pentium thế hệ thứ nhất Sử dụng dạng chân PGA 273 chân (sử dụng đế cắm loại 4 – Socket 4) chạy với điện áp +5V (không thông dụng). Chúng hoạt động ở tần số 60MHz hoặc 66MHz. Pentium thế hệ thứ hai (Without MMX-P54C) Có 296 chân, kiểu đóng gói lfa PGA (Socket 5 hoặc Socket 7), với điện áp chuẩn STD trong và điện áp bên ngoài là 3.3V (một số sử dụng 5V). Chúng hoạt động ở tần số từ 75MHz đến 200MHz. Nó cũng có một bộ nhớ Cache L1 cài sẵn là 16K. Pentium thế hệ thứ ba (With MMX- P55C) Thế hệ Pentium thứ ba (còn gọi là thế hệ MMX) được đưa ra thị trường vào năm 1997, có tích hợp phần mở rộng về multimedia để hỗ trợ bộ vi xử lý làm việc với các trò chơi đòi hỏi phần đồ họa mạnh. Chúng sử dụng Socket 7, điện thế +2,8V, và chạy với tốc độ từ 166MHz đến 233MHz. Mặc dù điện thế khác nhau giữa loại Pentium MMX với những bộ vi xử lý dùng Socket 7 khác, nhưng CPU MMX không cần bản mạch chính phải được thiết kế dành riêng cho CPU này hoặc không cần thiết bị VRM, mà nó có thể tự hạ điện thế xuống mức nó hoạt động. CPU này có các phiên bản 66/166, 66/200 và 66/233 MHz và một phiên bản riêng cho máy tính sách tay 66/266 MHz. Pentium MMX với đế cắm Socket 7 được thiết kế với điện áp bên trong CPU là 2.80V, điện áp bên ngoài là 3.3V và bộ nhớ Cache L2 bên trong là 32K. Nó còn hỗ trợ MMX Instruction Set đặc biệt dùng để xử lý dữ liệu đa phương tiện truyền thông. Đây là loại CPU được xử dụng rộng dãi trong sau những năm 1997. Bộ xử lý Pentium MMX Các đặc tả của bộ xử lý Pentium Ngày giới thiệu 22/7/1993 thế hệ thứ nhất 07/3/1994 thế hệ thứ hai Tốc độ tối đa 60,66,75,90,100,133,150,166,200 Hệ số nhân đồng hồ 1x (thế hệ thứ nhất) 1.5x và 3x thế hệ thứ hai Kích thước thanh ghi 32 bit Bus dữ liệu ngoài 64 bit Bus địa chỉ bộ nhớ 64 bit Kích thước Cache 8KB mã lệnh, 8KB dữ liệu Kiểu Cache Tập hai chiều kết hợp, dữ liệu đệm ghi được Chế độ truyền khối Có Số lượng tranzito 3.1 triệu Kích thước mạch 0.8 micro (60/66MHz), 0.6 micro (75-100MHz) và 0.35 micro Dạng đóng gói 273 chân PGA, 269 chân SPGA dạng hộp Bộ đồng xử lý toán học Cài sẵn FPU Quản lý điện năng SMM (chế độ quản lý hệ thống), cải tiến ở thế hệ thứ hai Điện áp làm việc 5V (thế hệ thứ nhất), 3.465V, 3.3V, 3.1V, 2.9V (thế hệ thứ hai) BXL 32 bit: Các bộ xử lý thế hệ thứ 6 / Vi kiến trúc Pentium M Các bộ xử lý P6 đại diện cho một thế hệ bộ xử lý mới với các tính năng chưa từng có trong các thế hệ trước đó. Bộ xử lý đầu tiên trong họ P6 là bộ xử lý pentium Pro được bán ra vào tháng 11 năm 1995, khoảng thời gian chuyển tiếp thế hệ Pentium thế hệ thứ hai sang thế hệ MMX. Về mặt vật lý, Pentium Pro được đóng gói theo dạng PGA, chip hình chữ nhật với 387 chân, sử dụng đế cắm Socket 8, điện thế +3V. Nó được thiết kế chủ yếu cho dòng máy chủ (server) và tối ưu với hệ điều hành 32 bit. Do trong môi trường hệ điều hành 16 bit như Windows 3.1, bộ vi xử lý này hoạt động chậm hơn so với thế hệ Pentium, nên nó không được nhiều người sử dụng. Bộ xử lý Pentium Pro tích hợp công nghệ quad pipelining, cho phép nó thực hiện được 4 chỉ lệnh cùng một lúc. Nó cũng là bộ xử lý đầu tiên tích hợp bộ nhớ cache L2. Một ưu điểm của Pentium Pro là xử lý động, cho phép nó thực thi các chỉ lệnh không theo thứ tự các chỉ lệnh đưa vào bất cứ khi nào nó đợi một điều gì đó xảy ra. Sau đó nhiều phiên bản khác của P6 được intel giới thiệu và đưa ra thị trường, chúng có chung bộ xử lý lõi cơ bản là Pentium Pro. Pentium Pro Bộ xử lý P6 đầu tiên có 256, 512KB hay 1MB Cache L2 tốc độ bằng bộ xử lý Pentium II P6 có 512KB Cache L2 tốc độ bằng một nửa bộ xử lý Pentium II Xeron P6 có 512KB,1MB hay 2MB Cache L2 tốc độ bằng bộ xử lý Celeron P6 Không có Cache L2 Pentium Pro-A P6 có 128KB Cache L2 tốc độ bằng bộ xử lý Pentium III P6 có SSE (MMX2), 512KB Cache L2 tốc độ bằng một nửa bộ xử lý Pentium II PE P6 có 256KB Cache L2 tốc độ bằng bộ xử lý Pentium III Xeron P6 có SSE (MMX2), 512KB, 1 hay 2MB Cache L2 tốc độ bằng bộ xử lý Đặc điểm nổi bật ở bộ xử lý P6 là kiến trúc thực thi năng động (Dynamic Execution) là Kiến trúc DIB (Dual Independent Bus) cải thiện đáng kể thiết kế siêu hướng Dự đoán đa nhánh (Multiple Branch Predition) Dự đoán luồng chương trình theo một số nhánh. Phân tích luồng dữ liệu (Dataflow analysis) sắp xếp thực hiện các lệnh đã sẵn sàng một cách độc lập với trật tự trong chương trình nguồn. Thực hiện suy đoán (Speculative excution) tăng tốc độ nhờ việc xem xét chương trình và thực hiện các lệnh có khả năng thực hiện sau đó. Pentium Pro Pentium Pro được giới thiệu năm 1995 gồm 5.5 triệu transistor trong lõi và 15.5 triệu transitor trên bộ nhớ cache L2. Nó là CPU được thiết kế cho server và thị trường PC cao cấp. Pentium pro là CPU superscalar có đặc trưng cao và tối ưu hoá cho các ứng dụng 32 bit. Pentium pro không dùng socket 7 mà dùng socket 8 gồm 242 chân và mainboard có thiết kế mới. Pentium pro khác với Pentium ở chỗ cache L2 on chip (dung lượng từ 256KB đến 1MB) hoạt động với đồng hồ bên trong (đồng hồ CPU). Việc đặt Cache L2 trên chip cho phép tín hiệu chuyển giữa 2 đường bus rộng 64 bit. Điều này làm tăng đặc trưng. Intel tuyên bố (claims) rằng 256KB on chip tương đương với 2MB trên mainboard. Một đặc điểm đáng chú ý nữa của Pentium pro là công nghệ thực thi động (dynamic execution). Kỹ thuật này bao gồm dự đoán rẽ nhánh và thực thi theo suy đoán (speculative execution). Sự kết hợp này cho phép bộ xử lý dùng các chu kỳ đồng hồ rỗi để dự đoán về dòng chương trình nhằm thi hành lệnh nhanh hơn. Pentium pro cũng là CPU đầu tiên dùng kỹ thuật super pipelining, ống dẫn của nó gồm 14 tầng, chia thành 3 bộ phận: In order front-end (8 tầng): giải mã và cấp phát các lệnh để thi hành Out of order core (3 tầng): thực thi lệnh In order retire: (3 tầng): trả lại lệnh như ban đầu Một khác biệt quan trọng của pentium pro là cách thức nó thi hành lệnh. Pentium pro lấy một lệnh CISC và biến đổi thành các vi lệnh dạng RISC. Biến đổi này nhằm tránh sự mất đồng bộ khi thi hành tập lệnh x86 đối với các thao tác số học thanh ghi-bộ nhớ. Tuy nhiên cách làm này cũng có nhược điểm, chẳng hạn, sự biến đổi từ CISC sang RISC mất thời gian (dù là ns), một nhược điểm nữa là thiết kế out of order ảnh hưởng đáng kể đến các ứng dụng 16 bit, đôi khi làm treo đường ống. Bảng dưới đây cho thấy các biến thể của Pentium pro. Date Codename Transistors L2 Cache Fabrication (µm) Speed (MHz) 1995 P6 5,500,000 256/512KB 0.50 150 1995 P6 5,500,000 256/512KB 0.35 160/180/200 1997 P6 5,500,000 1MB 0.35 200 Pentium MMX CPU MMX P55C của Intel với sự mở rộng đa phương tiện được giới thiệu vào đầu năm 1997. Nó biểu thị cho những thay đổi đáng kể nhất trong cấu trúc của bộ xử lý trong vòng 1 thập niên qua với 3 cải tiến chính: Cache L1 tăng đến 32KB Có 57 lệnh mới dùng cho xử lý video, audio và các dữ liệu đồ hoạ. Tiến trình SIMD (Single Intruction Multiple Data) cũng đã được phát triển cho phép một lệnh xử lý nhiều dữ liệu đồng thời. Cache L1 nhiều hơn có nghĩa là CPU có nhiều dữ liệu hơn và làm giảm thời gian phải lấy dữ liệu từ cache L2. Các lệnh mới dùng với SIMD và 8 thanh ghi 64 bit cải tiến cho phép chuyển 8 byte dữ liệu vào CPU chỉ trong 1 chu kỳ đồng hồ. Đây là một ưu điểm lớn cho các ứng dụng đồ họa và đa phương tiện, chẳng hạn mã hoá và giải mã video, audio. Intel tuyên bố rằng điều này làm tăng 10-20% tốc độ khi dùng các phần mềm không hỗ trợ MMX và có thể tăng đến 60% khi dùng với các ứng dụng hỗ trợ MMX. Bảng dưới đây cho thấy các biến thể của Pentium MMX cho đến trước Pentium II. Date Codename Transistors Fabrication (µm) Speed (MHz) 1997 P55 4,500,000 0.28 166/200/233 1998 P55 4,500,000 0.25 266 Pentium II Giới thiệu vào tháng 5 năm 1997, Pentium II có những thay đổi chính sau: Bộ xử lý và cache L2 được nối với nhau bằng bus mà nó có thể phục vụ như là bus bộ xử lý hay bus hệ thống. Toàn bộ Bộ xử lý, cache L2 và cơ cấu giải nhiệt được lắp trên một board mạch nhỏ kiểu SEC cartrigde và có thể cắm vào khe cắm trên mainboard (slot 1). Pentium II dùng bus độc lập kép DIB (Dual Independent Bus) như là một sự kết hợp cấu trúc của Pentium pro và Pentium MMX. Cấu trúc DIB lần đầu tiên thực hiện trên Pentium Pro là để hỗ trợ băng thông của bộ xử lý. Có 2 đường bus độc lập cho phép bộ xử lý Pentium II truy xuất dữ liệu đồng thời và song song thay vì dùng cách truy xuất lần lượt trên các hệ thống một bus đơn. CPU truy xuất tới Cache L2 bằng một đường bus tốc độ cao, gọi là backside bus. Một bus khác nối CPU với bộ nhớ chính gọi là frontside bus (trước đây gọi là system bus). Cấu trúc DIB cho phép bộ xử lý dùng 2 bus này đồng thời và do đó tăng đặc trưng. Backside bus chạy ở tốc độ thấp hơn trong Pentium pro (chỉ ½ tốc độ của bộ xử lý) nhưng đây là một ưu điểm và nó không phụ thuộc tốc độ của frontside bus. Mặt khác frontsdie bus đường ống hoá cho phép thực hiện nhiều giao dịch đồng thời và làm gia tốc dòng thông tin và cuối cùng nâng cao đặc trưng tổng thể của hệ thống. Pentium II hoạt động tại điện áp 2.8V cho phép chạy với clock cao hơn các bộ xử lý trước đó mà không yêu cầu tăng công suất nguồn điện. Giống như Pentium pro, Pentium II sử dụng công nghệ thực thi động mà nó cho phép thi hành lệnh nhanh hơn và hiệu quả hơn. Pentium II cũng sử dụng Logic nhận chuyển kiểu ống bơm GTL (gunning transceiver logic) và bus chủ nhằm hỗ trợ 2 bộ xử lý. Bản thân CPU không hỗ trợ 2 bộ xử lý nhưng chip set sẽ hỗ trợ điều này (chẳng hạn chip set 450NX) có khả năng hỗ trợ 1 đến 4 bộ xử lý). Pentium II cũng giải quyết được các vấn đề 16 bit trong Pentium Pro bằng cách dùng bộ mô tả đoạn (Segment Descriptor). Giống như Pentium Pro, Pentium II thực hiện nhanh các phép toán số học dấu chấm động. Bộ gia tốc cổng đồ họa AGP (Accelerator Graphics Port) cũng làm cho Pentium II là một giải pháp mạnh cho đồ họa 3 chiều. Deschuter là hiện thân (incarnation) của Pentium II với tốc độ 333MHz lần đầu tiên được giới thiệu vào đầu năm 1998. Cái tên Deschuter thực sự muốn nói tới 2 CPU riêng rẻ. Phiên bản slot1 không có gì khác so với Pentium II. Cấu trúc và thiết kế vật lý là giống nhau chỉ có một điều khác biệt là Slot1 của Deschuter có công nghệ 0.25mm thay vì 0.35mm. Dùng công nghệ 0.25mm nghĩa là cho phép các transistor gần nhau hơn và vì vậy có thể hoạt động ở tần số cao hơn. Bảng sau đây cho thấy các hiện thân của Pentium II từ khi ra đời năm 1997 cho đến khi giới thiệu Pentium Xeon. Date Codename Transistors Fabrication (µm) Speed (MHz) 1997 Klamath 7,500,000 0.28 233/266/300 1998 Deschutes 4,500,000 0.25 333/350/400 Bộ xử lý Pentium II Các đặc tả của bộ xử lý Pentium II Ngày giới thiệu Tháng 5 năm 1997 Bus hệ thống 66 hoặc 100 MHz Tốc độ CPU 233,266,300,333,350,400,450 MHz Hệ số nhân đồng hồ 3.5x, 4x, 4.5x, 5x Kích thước thanh ghi 32 bit Bus dữ liệu ngoài 64 bit system bus w/ECC, 64 bit cache bus w/optional ECC Bus địa chỉ bộ nhớ 36 bit Bộ nhớ có thể định địa chỉ 64GB Bộ nhớ ảo 64TB Kiểu Cache Ram liên kết với Cache 512 MB với MMX (350,400,450 MHz) tới 4GB Socket/Slot Slot 1 với MMX (350,400,450 MHz) Slot 2 Kích thước hộp chíp 6.25 cm x 6.76 cm Số lượng tranzito 27.4 triệu tới 38.5 triệu Kích thước mạch Công nghệ 0.25 micro Bộ đồng xử lý toán học Cài sẵn FPU Quản lý điện năng SMM (chế độ quản lý hệ thống) Điện áp làm việc 1.6 hoặc 2V Celeron (Nền tảng Pentium II) Trong những nỗ lực nhằm giảm giá thành của PC và cũng để cạnh tranh với các hãng AMD và Cyrix (đến lúc này- hitherto- vẫn dùng socket 7), Intel cho ra đời bộ xử lý Celeron vào tháng 4 năm 1998. Dựa trên cấu trúc P6 như Pentium II, dùng công nghệ 0.25mm, Celeron là một gói hoàn chỉnh các công nghệ sau chót như hỗ trợ AGP, hỗ trợ đĩa cứng ATA-33, SDRAM và ACPI. Celeron nguyên thuỷ làm việc với mọi chip set của Pentium II hỗ trợ bus hệ thống 66MHz, bao gồm 440LX,440BX và 440EX. Khác với Pentium II, Celeron không được đóng gói như SEC mà đóng gói kiểu SEPP (Single Edgde Processor Packet). Nó vẫn tương thích với slot1 cho phép sử dụng các mainboard đang có trên thị trường nhưng phải có một cơ cấu giữ vững SEPP. Celeron ban đầu (266MHz và 300 MHz) không có cache L2. Thị trường tỏ ra hờ hững với phiên bản này của Celeron. Vào tháng 8 năm 1998, Intel tung ra thị trường các phiên bản Celeron với 128KB cache L2 on chip, chạy với tốc độ của bộ xử lý và bus ngoại 66MHz. Các Celeron từ 300 đến 466MHz có 2 phiên bản: định dạng SEPP và PPGA. Định dạng SEPP dùng slot 1. Trong khi đó định dạng PPGA dùng socket 370 chứ không phải socket 7 hay slot 1. Việc sử dụng socket thay cho slot là một thuận lợi lớn khi thiết kế mainboard. Do đó các nhà máy chế tạo thiết bị đã có được lợi thế lớn khi chế tạo các hệ thống giá thành thấp. Cho đến Celeron 500 MHz chỉ còn lại định dạng PPGA. Bảng dưới dây cho thấy các phiên bản của Pentium II Celeron cho đến trước khi có Pentium III vào năm 2000. Date Codename Transistors Fabrication (µm) Speed (MHz) 1998 Covington 7,500,000 0.25 266/300 1998 Mendocino 19,000,000 0.25 300A/333 1999 Mendocino 19,000,000 0.25 366 to 500 2000 Mendocino 19,000,000 0.25 533 Với sự cải tiến mới của Celeron, chẳng hạn như bộ nhớ Cache L2 128 KB dành cho Celeron 300A, nó thực hiện hầu như tốt bằng Pentium III. Sự khác nhau giữa chúng là Pentium III hoạt động với tốc độ nhanh hơn Celeron. Nhưng Celeron có bộ nhớ tốt, thậm chí nó có khoảng trống bộ nhớ ít hơn (512 KB đến 128 KB). Giá của Celeron rẻ hơn và nó thực hiện tốt. Do đó, đối với các người sử dụng máy tính có ngân sách thấp, Celeron là CPU phù hợp để mua. Sản phẩm Celeron trước đây đã chọn các chi tiết kỹ thuật của Slot 1, nhưng các sản phẩm sau này đã sử dụng cấu trúc Socket 370. Slot-ket dùng để lắp đặt bộ xử lý Celeron dạng PPGA vào bo mạch chính Slot Các dạng bộ xử lý Celeron Pentium III Pentium 3 ra mắt vào cuối tháng 03 năm 1999 Pentium 3 bổ sung 70 lệnh mới (Streaming SIMD Extensions - SSE) giúp tăng hiệu suất hoạt động của BXL trong các tác vụ xử lý hình ảnh, audio, video và nhận dạng giọng nói. Pentium III gồm các tên mã Katmai, Coppermine và Tualatin. Katmai sử dụng công nghệ 0,25 µm, 9,5 triệu transistor, bộ nhớ đệm L1 32KB, L2 512KB, đế cắm Slot 1 SECC2 (Single Edge Contact cartridge 2), tốc độ 450, 500, 550, 533 và 600 MHz (bus 100 MHz), 533, 600 MHz (bus 133 MHz). Coppermine sử dụng công nghệ 0,18 µm, 28,1 triệu transistor, bộ nhớ đệm L2 256 KB được tích hợp bên trong nhằm tăng tốc độ xử lý. Đế cắm Slot 1 SECC2 hoặc socket 370 FC-PGA (Flip-chip pin grid array), có các tốc độ như 500, 550, 600, 650, 700, 750, 800, 850 MHz (bus 100MHz), 533, 600, 667, 733, 800, 866, 933, 1000, 1100 và 1133 MHz (bus 133MHz). Pentium III với đế cắm Socket 370 (FC-PGA) và Slot 1(SECC2) Sản phẩm này có cấu trúc giống như Pentium II, nhưng nó cũng bao gồm các đặc tính phụ chẳng hạn như bộ nhớ Cache L2 cài sẵn, MMX Instruction Set và phần cứng Tualatin có công nghệ 0,13 µm có 28,1 triệu transistor, bộ nhớ đệm L1 32KB, L2 256 KB hoặc 512 KB tích hợp bên trong BXL, socket 370 FC-PGA (Flip-chip pin grid array), bus hệ thống 133 MHz. Đây là một bước trong quá trình chuyển tiếp sang Pentium 4. Tualatin Có các tốc độ như 1133, 1200, 1266, 1333, 2900 MHz. Celeron Coppermine (năm 2000) được “rút gọn” từ kiến trúc BXL Pentium III Coppermine, còn gọi là Celeron II, được bổ sung 70 lệnh SSE. Sử dụng công nghệ 0,18 µm có 28,1 triệu transistor, bộ nhớ đệm L1 32KB, L2 256 KB tích hợp bên trong BXL, socket 370 FC-PGA, Có các tốc độ như 533, 566, 600, 633, 667, 700, 733, 766, 800 MHz (bus 66 MHz), 850, 900, 950, 1000, 1100, 1200, 1300 MHz (bus 1000 MHz). Tualatin Celeron (Celeron S) (năm 2000) được “rút gọn” từ kiến trúc BXL Pentium III Tualatin, áp dụng công nghệ 0,13 µm, bộ nhớ đệm L1 32KB, L2 256 KB tích hợp, socket 370 FC-PGA, bus hệ thống 100 MHz, gồm các tốc độ 1,0, 1,1, 1,2, 1,3 và 2,9 GHz. Bảng sau đây cho thấy các biến thể của Pentium III dùng cho máy để bàn: Date Codename Transistors L2 Cache Fabrication (µm) Speed (MHz) 1999 Katmai 9,500,000 512KB 0.25 450/500/550 1999 Coppermine 28,100,000 256KB (on-die) 0.18 533 to 733MHz 2000 Coppermine 28,100,000 256KB (on-die) 0.18 850MHz to 1GHz 2001 Tualatin 44,000,000 256KB (on-die) 0.13 1.2GHz to 1.4GHz Pentium II and III Xeon Là phiên bản cao cấp của Pentium II/III, được giới thiệu vào tháng 3 năm 1999. Nó khác bộ xử lý Pentium III ở cách đóng gói chip, dung lượng Cache và tốc độ Cache. Sử dụng Slot 2 gần giống như Slot 1 nhưng không thể lắp lẫncho nhau được. Dung lượng Cache 512 MB, 1 hoặc 2 MB tuỳ theo phiên bản. Tốc độ Cache bằng tốc độ bên trong bộ xử lý. Với Intel Pentium III Xeon có 9.5 triệu tranzito trong khuôn bộ xử lý chính cộng với 28.1 triệu tranzito trong phiên bản Cache 512KB, 84 triệu tranzito trong phiên bản Cache 1MB, 140 triệu tranzito trong phiên bản Cache 2MB Bộ xử lý Pentium III XEON - Pentium II Xeon sử dụng bus hệ thống 100 MHz và có 14 phiên bản với các cấp tốc độ CPU hai loại là 400 MHz và 450 MHz đều sử dụng công nghệ chế tạo 0.25 micro. - Pentium III Xeon sử dụng bus hệ thống 100, 133 MHz tùy thuộc phiên bản với các cấp tốc độ CPU đa dạng là 500, 550, 600, 667, 700, 733, 800, 866, 933 MHz với công nghệ chế tạo hai loại 0.25 micro và 0.18 micro. BXL 32 bit: Vi kiến trúc NetBurst (NetBurst microarchitecture) Intel Pentium 4 (P4) là BXL thế hệ thứ 7 dòng x86 phổ thông, được giới thiệu vào tháng 11 năm 2000. P4 sử dụng vi kiến trúc NetBurst có thiết kế hoàn toàn mới so với các BXL cũ (PII, PIII và Celeron sử dụng vi kiến trúc P6). Một số công nghệ nổi bật được áp dụng trong vi kiến trúc NetBurst như Hyper Pipelined Technology mở rộng số hàng lệnh xử lý, Execution Trace Cache tránh tình trạng lệnh bị chậm trễ khi chuyển từ bộ nhớ đến CPU, Rapid Execution Engine tăng tốc bộ đồng xử lý toán học, bus hệ thống (system bus) 400 MHz và 533 MHz; các công nghệ Advanced Transfer Cache, Advanced Dynamic Execution, Enhanced Floating point và Multimedia Unit, Streaming SIMD Extensions 2 (SSE2) cũng được cải tiến nhằm tạo ra những BXL tốc độ cao hơn, khả năng tính toán mạnh hơn, xử lý đa phương tiện tốt hơn. Bộ xử lý Pentium IV Pentium 4 (tên mã Willamette) Là thế hệ pentium 4 đầu tiên, P4 Willamette xuất hiện cuối năm 2000 đặt dấu chấm hết cho "triều đại" Pentium III. Willamette sản xuất trên công nghệ 0,18 µm, có 42 triệu transistor (nhiều hơn gần 50% so với Pentium III), bus hệ thống (system bus) 400 MHz, bộ nhớ đệm tích hợp L2 256 KB, socket 423 và 478. P4 Willamette có một số tốc độ như 1,3 GHz; 1,4 GHz; 1,5 GHz; 1,6 GHz; 1,7 GHz ; 1,8 GHz; 1,9 GHz; 2,0 GHz. Socket 423 chỉ xuất hiện trong khoảng thời gian rất ngắn, từ tháng 11 năm 2000 đến tháng 8 năm 2001 và bị thay thế bởi socket 478. Xung thực (FSB) của Pentium 4 là 100 MHz nhưng với công nghệ Quad Data Rate cho phép BXL truyền 4 bit dữ liệu trong 1 chu kỳ, nên bus hệ thống của BXL là 400 MHz. Pentium 4 Northwood. Xuất hiện vào tháng 1 năm 2002, Pentium 4 Northwood được sản xuất trên công nghệ 0,13 µm, có khoảng 55 triệu transistor, bộ nhớ đệm tích hợp L2 512 KB, socket 478. Northwood có 3 dòng gồm: Northwood A (system bus 400 MHz), tốc độ 1,6, 1,8, 2,0, 2,2, 2,4, 2,5, 2,6 và 2,8 GHz. Northwood B (system bus 533 MHz), tốc độ 2,26, 2,4, 2,53, 2,66, 2,8 và 3,06 GHz (riêng 3,06 GHz có hỗ trợ công nghệ siêu phân luồng Hyper Threading - HT). Northwood C (system bus 800 MHz, tất cả hỗ trợ HT), gồm 2,4, 2,6, 2,8, 3,0, 3,2, 3,4 GHz. P4 Prescott Được ra mắt vào đầu năm 2004. Là BXL đầu tiên Intel sản xuất theo công nghệ 90 nm, kích thước vi mạch giảm 50% so với P4 Willamette. Điều này cho phép tích hợp nhiều transistor hơn trên cùng kích thước (125 triệu transistor so với 55 triệu transistor của P4 Northwood), tốc độ chuyển đổi của transistor nhanh hơn, tăng khả năng xử lý, tính toán. Dung lượng bộ nhớ đệm tích hợp L2 của P4 Prescott gấp đôi so với P4 Northwood (1MB so với 512 KB). Ngoài tập lệnh MMX, SSE, SSE2, Prescott được bổ sung tập lệnh SSE3 giúp các ứng dụng xử lý video và game chạy nhanh hơn. Đây là giai đoạn "giao thời" giữa socket 478 - 775LGA, system bus 533 MHz - 800 MHz và mỗi sản phẩm được đặt tên riêng khiến người dùng càng bối rối khi chọn mua. Prescott A (FSB 533 MHz) có các tốc độ 2,26, 2,4, 2,66, 2,8 (socket 478), Prescott 505 (2,66 GHz), 505J (2,66 GHz), 506 (2,66 GHz), 511 (2,8 GHz), 515 (2,93 GHz), 515J (2,93 GHz), 516 (2,93 GHz), 519J (3,06 GHz), 519K (3,06 GHz) sử dụng socket 775LGA. Prescott E, F có bộ nhớ đệm L2 1 MB (các phiên bản sau được mở rộng 2 MB), bus hệ thống 800 MHz. Ngoài tập lệnh MMX, SSE, SSE2, SSE3 tích hợp, Prescott E, F còn hỗ trợ công nghệ siêu phân luồng (Hyper-Threading), một số phiên bản sau có hỗ trợ tính toán 64 bit. Dòng sử dụng socket 478 gồm Pentium 4 HT 2.8E (2,8 GHz), 3.0E (3,0 GHz), 3.2E (3,2 GHz), 3.4E (3,4 GHz). Dòng sử dụng socket 775LGA gồm Pentium 4 HT 3.2F, 3.4F, 3.6F, 3.8F với các tốc độ tương ứng từ 3,2 GHz đến 3,8 GHz, Pentium 4 HT 517, 520, 520J, 521, 524, 530, 530J, 531, 540, 540J, 541, 550, 550J, 551, 560, 560J, 561, 570J, 571 với các tốc độ từ 2,8 GHz đến 3,8 GHz. Celeron (nền tảng Pentium 4) BXL Celeron được thiết kế với mục tiêu dung hòa giữa công nghệ và giá cả, đáp ứng các yêu cầu phổ thông như truy cập Internet, Email, chat, xử lý các ứng dụng văn phòng. Điểm khác biệt giữa Celeron và Petium là về công nghệ chế tạo và số lượng Transistor trên một đơn vị. Celeron Willamette 128 (2002), bản "rút gọn" từ P4 Willamette, sản xuất trên công nghệ 0,18 µm, bộ nhớ đệm L2 128 KB, bus hệ thống 400 MHz, socket 478. Celeron Willamette 128 hỗ trợ tập lệnh MMX, SSE, SSE2. Một số BXL thuộc dòng này như Celeron 1.7 (1,7 GHz) và Celeron 1.8 (1,8 GHz). Celeron NorthWood 128, "rút gọn" từ P4 Northwood, công nghệ 0,13 µm, bộ nhớ đệm tích hợp L2 128 KB, bus hệ thống 400 MHz, socket 478. Celeron NorthWood 128 cũng hỗ trợ các tập lệnh MMX, SSE, SSE2, gồm Celeron 1.8A, 2.0, 2.1, 2.2, 2.3, 2.4, 2.5, 2.6, 2.7, 2.8 tương ứng với các tốc độ từ 1,8 GHz đến 2,8 GHz. Celeron D (Presscott 256), được xây dựng từ nền tảng P4 Prescott, sản xuất trên công nghệ 90nm, bộ nhớ đệm tích hợp L2 256 KB (gấp đôi dòng Celeron NorthWood), bus hệ thống 533 MHz, socket 478 và 775LGA. Ngoài các tập lệnh MMX, SSE, SSE2, Celeron D hỗ trợ tập lệnh SSE3, một số phiên bản sau có hỗ trợ tính toán 64 bit. Celeron D gồm 310, 315, 320, 325, 325J, 326, 330, 330J, 331, 335, 335J, 336, 340, 340J, 341, 345, 345J, 346, 350, 351, 355 với các tốc độ tương ứng từ 2,13 GHz đến 3,33 GHz. Pentium 4 Xeon Được giới thiệu vào tháng 5 năm 2001, cache L2 tích hợp 256KB với các dòng 1.4, 1.5 và 1.7 Ghz. Hỗ trợ hệ thống tệp lệnh mở rộng SSE2 SIMD. Pentium 4 Extreme Edition xuất hiện vào tháng 9 năm 2003, là BXL được Intel "ưu ái" dành cho game thủ và người dùng cao cấp. P4EE được xây dựng từ BXL Xeon dành cho máy chủ và trạm làm việc. Ngoài công nghệ HT "đình đám" thời bấy giờ, điểm nổi bật của P4EE là bổ sung bộ nhớ đệm L3 2 MB. Phiên bản đầu tiên của P4 EE (nhân Gallatin) sản xuất trên công nghệ 0,13 µm, bộ nhớ đệm L2 512 KB, L3 2 MB, bus hệ thống 800 MHz, sử dụng socket 478 và 775LGA, gồm P4 EE 3.2 (3,2 GHz), P4 EE 3.4 (3,4 GHz). BXL 64 bit: Vi kiến trúc NetBurst Sử dụng công nghệ Vi kiến trúc NetBurst Được giới thiệu vào mùa xuân năm 2004 với dòng Pentium 4F(D0 and later P4 steppings) P4 Prescott Prescott-2M Là Vi kiến trúc NetBurst 64 bit (Extended Memory 64 Technology - EM64T) đầu tiên được Intel sử dụng trong BXL P4 Prescott (tên mã Prescott 2M). Prescott 2M cũng sử dụng công nghệ 90 nm, bộ nhớ đệm L2 2 MB, bus hệ thống 800 MHz, socket 775LGA. Ngoài các tập lệnh MX, SSE, SSE2, SSE3, công nghệ HT và khả năng tính toán 64 bit, Prescott 2M (trừ BXL 620) có hỗ trợ công nghệ Enhanced SpeedStep để tối ưu tốc độ làm việc nhằm tiết kiệm điện năng. Các BXL 6x2 có thêm công nghệ ảo hóa (Virtualization Technology). Prescott 2M có một số tốc độ như P4 HT 620 (2,8 GHz), 630 (3,0 GHz), 640 (3,2 GHz), 650 (3,4 GHz), 660, 662 (3,6 GHz) và 670, 672 (3,8 GHz). Prescott Cedar Mill (năm 2006) hỗ trợ các tập lệnh và tính năng tương tự Prescott 2M nhưng không tích hợp Virtualization Technology. Cedar Mill được sản xuất trên công nghệ 65nm nên tiêu thụ điện năng thấp hơn, tỏa nhiệt ít hơn các dòng trước, gồm 631 (3,0 GHz), 641 (3,2 GHz), 651 (3,4 GHz) và 661 (3,6 GHz). Pentium D Không sử dụng công nghệ siêu phân luồng (Hyper Threading) Smithfield Smithfield (Pentium D, 8xx) được Intel ra mắt vào ngày 26 tháng 5 năm 2005. Smithfield là BXL lõi kép (dual core) đầu tiên của Intel, được cải tiến từ P4 Prescott nên cũng gặp một số hạn chế như hiện tượng thắt cổ chai do băng thông BXL ở mức 800 MHz (400 MHz cho mỗi lõi), điện năng tiêu thụ cao, tỏa nhiều nhiệt. Smithfield được sản xuất trên công nghệ 90nm, có 230 triệu transistor, bộ nhớ đệm L2 2 MB (2x1 MB, không chia sẻ), bus hệ thống 533 MHz (805) hoặc 800 MHz, socket 775LGA. Ngoài các tập lệnh MMX, SSE, SSE2, SSE3, Smithfield được trang bị tập lệnh mở rộng EMT64 hỗ trợ đánh địa chỉ nhớ 64 bit, công nghệ Enhanced SpeedStep (830, 840). Một số BXL thuộc dòng này như Pentium D 805 (2,66 GHz), 820 (2,8 GHz), 830 (3,0 GHz), 840 (3,2 GHz). Presler Presler (Pentium D, 9xx) được Intel ra mắt vào ngày 16 tháng 01 năm 2006. Cùng sử dụng vi kiến trúc NetBurst, Pentium D (mã Presler, 9xx) được Intel thiết kế mới trên công nghệ 65nm, 376 triệu transistor, bộ nhớ đệm L2 4 MB (2x2 MB), hiệu năng cao hơn, nhiều tính năng mới và ít tốn điện năng hơn Smithfield. Pentium D 915 và 920 tốc độ 2,8 GHz, 925 và 930 (3,0GHz), 935 và 940 (3,2 GHz), 945 và 950 (3,4 GHz), 960 (3,6GHz). Presler dòng 9x0 có hỗ trợ Virtualization Technology. Pentium Extreme Edition Pentium Extreme Edition là bộ xử lý lõi kép dành cho game thủ và người dùng cao cấp do có hỗ trợ công nghệ siêu phân luồng (Hyper Threading) Pentium EE sử dụng nhân Smithfield, Presler của Pentium D. Smithfield Sử dụng công nghệ 90nm, bộ nhớ đệm L2 được mở rộng đến 2 MB (2x1 MB), hỗ trợ tập lệnh MMX, SSE, SSE2, SSE3, công nghệ HT, Enhanced Intel SpeedStep Technology (EIST) và EM64T. Pentium 840 EE (3,20 GHz, bus hệ thống 800 MHz, socket 775LGA) là một trong những BXL thuộc dòng này. Presler Sử dụng công nghệ 65 nm, bộ nhớ đệm L2 được mở rộng đến 4 MB (2x2 MB), hỗ trợ tập lệnh MMX, SSE, SSE2, SSE3, công nghệ HT, Enhanced Intel SpeedStep Technology (EIST), EM64T và Virtualization Technology. Một số BXL thuộc dòng này là Pentium EE 955 (3,46GHz) và Pentium EE 965 (3,73GHz) có bus hệ thống 1066 MHz, socket 775. Xeon BXL 64 bit Xeon vi kiến trúc netburst gồm các thế hệ có tên mã như: Nocona :2004 Irwindale :2004 Cranford :tháng 4 năm 2005 Potomac :tháng 4 năm 2005 Paxville DP: tháng 10 năm 2005 Paxville MP: tháng 11 năm 2005, quy trình công nghệ 90nm Dempsey: tháng 5 năm 2006, quy trình công nghệ 65nm Tulsa: tháng 8 năm 2006, quy trình công nghệ 65nm BXL 64 bit: Kiến trúc Core Tại diễn đàn IDF đầu năm 2006, Intel đã giới thiệu kiến trúc Intel Core với năm cải tiến quan trọng là: Wide Dynamic Execution (khả năng mở rộng thực thi động) Thực thi động là sự kết hợp của nhiều kỹ thuật (phân tích luồng dữ liệu, thực thi suy đoán, thực thi phi thứ tự,...) đã được Intel hiện thực trong vi kiến trúc P6 gồm bộ xử lý Pentium Pro, Pentium II, Pentium III. Trong vi kiến trúc NetBurst sau đó, Intel đưa ra cơ chế Thực Thi Động Tiên Tiến (Advanced Dynamic Execution) thiết kế sâu hơn, tiên đoán xa hơn và cải tiến giải thuật tiên đoán nhánh lệnh để giảm bớt trường hợp tiên đoán sai. Trong kiến trúc Core, hàng lệnh thực thi được thiết kế dài hơn (14 khâu) giúp tiên đoán nhánh lệnh chính xác hơn và có đến 4 hàng lệnh thực thi cùng lúc (Intel Mobile và NetBurst trước đây chỉ thực thi được cùng lúc ba hàng lệnh). Một tính năng khác cũng góp phần rút ngắn thời gian thực thi lệnh là macrofusion. Trong quá trình giải mã lệnh, một số cặp vi lệnh thông dụng (như lệnh compare (so sánh) đi kèm lệnh jump (nhảy) có điều kiện) sẽ được macrofusion ghép thành một vi lệnh mới. Bộ Luận Lý Tóan Học (Arithmetic Logic Unit-ALU) trong vi kiến trúc Core được thiết kế để thực thi các lệnh kết hợp theo cơ chế macrofusion trong một xung nhịp, giúp rút ngắn đáng kể thời gian thực thi (so với khi chưa kết hợp) và cũng đồng nghĩa giảm năng lượng. Trong Intel Core, bạn cũng bắt gặp lại kỹ thuật tiết kiệm năng lượng thời gian micro-op fusion từng được dùng trong bộ xử lý Pentium M. Thông thường, một lệnh thực thi (macro-op) thường được chẻ nhỏ thành nhiều vi lệnh (micro-op) trước khi chuyển vào hàng lệnh thực thi của bộ vi xử lý. Kỹ thuật micro-op giúp tối giản một số vi lệnh trong hàng chờ. Trong vi kiến trúc Core, số trường hợp tinh giản vi lệnh được mở rộng hơn nhờ hàng lệnh được thiết kế 14 khâu (dài hơn trước). Mỗi nhân có thể xử lý đồng thời 4 hàng lệnh Intelligent Power Capability (Tính năng quản lý điện năng thông minh) Một trong những yếu tố đánh giá hiệu quả hệ thống điện toán hiện tại là chỉ số hiệu năng/điện năng tiêu thụ. Điều này có nghĩa chúng ta chỉ cần giảm lượng điện năng tiêu thụ là đã tăng độ hiệu quả hệ thống. Bên cạnh các cải tiến nâng cao hiệu năng xử lý, Intel Core đồng thời thiết kế Intel Intelligent Power Capability để tiết kiệm điện năng. Công nghệ hiện tại đã cho phép Intel thiết kế cơ chế tắt mở cổng luận lý theo yêu cầu. Nhờ vậy, vi kiến trúc Core có khả năng tắt một hệ thống con trong bộ vi xử lý khi không cần dùng đến để tiết kiệm điện năng; nhưng vẫn đảm bảo kích hoạt ngay khi cần để không ảnh hưởng đến tốc độ chung của bộ vi xử lý. Bên cạnh đó, nhiều tuyến bus và vùng dữ liệu cũng đã được thiết kế tách biệt để có thể vẫn đảm bảo truyền tải dữ liệu ở mức điện áp thấp trong một số trạng thái. Advanced Smart Cache (Chia sẻ bộ nhớ đệm linh hoạt) Khác với cách hiện thực thông thường, Intel thiết kế trong vi kiến trúc Core một bộ đệm L2 dùng chung cho cả hai nhân vi xử lý để nâng cao hiệu năng, tăng phần hiệu quả truy xuất dữ liệu. Đơn giản một điều, khi hai nhân thực thi cần sử dụng một dữ liệu giống nhau thì có thể lưu tại một nơi trong vùng đệm L2 dùng chung chứ không cần phải lưu thành hai bản tại hai vùng đệm L2 riêng như trước đây. Điều này giúp tiết kiệm tài nguyên, rút ngắn thời gian chuyển dữ liệu qua lại hai bộ đệm. Công nghệ này còn cho phép phân chia động dung lượng vùng đệm theo nhu cầu từng nhân. Khi nhân thứ nhất không cần dùng đến bộ đệm thì toàn bộ vùng đệm L2 dùng chung có thể được chia hết cho nhân thứ hai; và ngược lại. Điều này giúp tăng hiệu quả sử dụng bộ đệm, tránh được trường hợp thiếu bộ đệm, đồng thời tận dụng hiệu quả tốc độ đáp ứng cao của đệm L2. Smart Memory Access (Truy xuất bộ nhớ thông minh) Công nghệ Intel Smart Memory Access có hai kỹ thuật quan trọng là nạp trước dữ liệu (memory disambiguation) và bộ nạp lệnh tiên tiến (advanced prefetcher). Kỹ thuật nạp trước dữ liệu có giải thuật đặc biệt để định giá được những lệnh load (nạp dữ liệu) không lệ thuộc và có thể thực thi vượt trước lệnh store (lưu dữ liệu). Điều này thực thi đúng tinh thần xử lý song song và đạt đến mức độ lệnh thực thi vi lệnh nên hỗ trợ rất đắc lực cho môi trường đa nhiệm, xử lý song song. Trong một số trường hợp phép nạp "vượt đèn" không đúng, Intel cũng đã tích hợp cơ chế cho phép phát hiện điểm tranh chấp, nhanh chóng nạp lại dữ liệu đúng và thực thi lại lệnh. Bên cạnh, Intel Smart Memory Access cũng có bộ nạp lệnh (prefetcher) tiên tiến không chỉ làm nhiệm vụ nạp dữ liệu vào bộ nhớ mà còn chuyển dữ liệu sẵn sàng tại vùng đệm để tận dụng được tốc độ truy xuất cao của vùng đệm. Vi kiến trúc Core tích hợp hai cấp L1 và hai cấp L2 với nhiệm vụ đặt dữ liệu của những lệnh thực thi chưa tức thời lên vùng đệm L1 và chuẩn bị sẵn sàng dữ liệu thực thi tức thời trên vùng đệm L2. Vi kiến trúc Intel Core xử lý lệnh SIMD 128bit trong một xung nhịp Advanced Digital Media Boost (Tăng tốc phương tiện số tiên tiến) Tăng tốc thực thi lệnh Streaming SIMD Extension (SSE), vi kiến trúc Core trang bị công nghệ Intel Advanced Digital Media Boost hỗ trợ xử lý các phép toán SIMD 128bit. Trước đây, bộ vi xử lý chỉ hỗ trợ các phép toán độ dài 64bit nên một lệnh SIMD 128bit buộc phải chia đôi và xử lý trong hai xung. Công nghệ Intel Advanced Digital Media Boost trong vi kiến trúc Core chỉ xử lý trong một xung nên rút ngắn gấp đôi thời gian xử lý dữ liệu của các ứng dụng video, âm thanh, đồ họa, và dạng dữ liệu dùng tập lệnh SSE, SSE2. SSE3. Khả năng tính toán dấu chấm động và số nguyên 128 bit cũng giúp nâng độ chính xác trong các ứng dụng đặc thù như xử lý hình ảnh, video, giọng nói, mã hóa, tài chính, kỹ thuật và khoa học. Những cải tiến này sẽ tạo ra những BXL mạnh hơn, khả năng tính toán nhanh hơn và giảm mức tiêu thụ điện năng, tỏa nhiệt ít hơn so với kiến trúc NetBurst. Intel Core 2 BXL lõi kép sản xuất trên công nghệ 65 nm, hỗ trợ SIMD instructions, công nghệ Virtualization Technology cho phép chạy cùng lúc nhiều HĐH, tăng cường bảo vệ hệ thống trước sự tấn công của virus (Execute Disable Bit), tối ưu tốc độ BXL nhằm tiết kiệm điện năng (Enhanced Intel SpeedStep Technology), quản lý máy tính từ xa (Intel Active Management Technology). Ngoài ra, còn hỗ trợ các tập lệnh MMX, SSE, SSE2, SSE3, SSE3. Core 2 Duo (tên mã Conroe) Được giới thiệu vào tháng 7 năm 2006, có 291 triệu transistor, bộ nhớ đệm L2 4 MB, bus hệ thống 1066 MHz, socket 775LGA. Các BXL thuộc dòng này: Core 2 Duo E6850 - 3.00 GHz (4 MB L2, 1333 MHz FSB) Core 2 Duo E6750 - 2.67 GHz (4 MB L2, 1333 MHz FSB) Core 2 Duo E6700 - 2.67 GHz (4 MB L2, 1066 MHz FSB) Core 2 Duo E6600 - 2.40 GHz (4 MB L2, 1066 MHz FSB) Core 2 Duo E6550 - 2.33 GHz (4 MB L2, 1333 MHz FSB) Core 2 Duo E6420 - 2.13 GHz (4 MB L2, 1066 MHz FSB) Core 2 Duo E6400 - 2.13 GHz (2 MB L2, 1066 MHz FSB) Core 2 Duo E6320 - 1.86 GHz (4 MB L2, 1066 MHz FSB) Core 2 Duo E6300 - 1.86 GHz (2 MB L2, 1066 MHz FSB) Core 2 Extreme (tên mã Conroe XE) Được giới thiệu vào tháng 7 năm 2006 với đại diện X6800 2,93 Ghz, bộ nhớ đệm L2 đến 4 MB, bus hệ thống 1066 MHz, socket 775LGA. Đây là BXL lõi kép dành cho game thủ sử dụng kiến trúc Core, có nhiều đặc điểm giống với BXL Core 2 như công nghệ sản xuất 65 nm, hỗ trợ các công nghệ mới Enhanced Intel SpeedStep Technology, Intel x86-64, Execute Disable Bit, Intel Active Management, Virtualization Technology, Intel Trusted Execution Technology... các tập lệnh MMX, SSE, SSE2, SSE3, SSE3. Core 2 Duo (tên mã Allendale) Được giới thiệu vào tháng 01 năm 2007, có 167 triệu transistor, bộ nhớ đệm L2 2MB, bus hệ thống 1066 MHz, socket 775LGA, không hỗ trợ Virtualization Technology. Các BXL thuộc dòng này: Core 2 Duo E4600 - 2.40 GHz (2 MB L2, 800 MHz FSB) Core 2 Duo E4500 - 2.20 GHz (2 MB L2, 800 MHz FSB) Core 2 Duo E4400 - 2.00 GHz (2 MB L2, 800 MHz FSB) Core 2 Duo E4300 - 1.80 GHz (2 MB L2, 800 MHz FSB) Core 2 Extreme & Quad Core (tên mã Kentsfiel) Có 586 triệu Transistors, bộ nhớ đệm L2 4MB, bus hệ thống 1066 MHz, socket 775LGA. Một số BXL thuộc dòng này: Core 2 Extreme QX6850 - 3 GHz (2x4 MB L2 Cache, 1333 MHz FSB) Core 2 Extreme QX6800 - 2.93 GHz (2x4 MB L2 Cache, 1066 MHz FSB) - Giới thiệu vào tháng 04 năm 2007 Core 2 Extreme QX6700 - 2.66 GHz (2x4 MB L2 Cache, 1066 MHz FSB) - Giới thiệu vào tháng 11 năm 2006 Core 2 Quad Q6700 - 2.66 GHz (2x4 MB L2 Cache, 1066 MHz FSB) - Giới thiệu vào tháng 01 năm 2007 Core 2 Quad Q6600 - 2.40 GHz (2x4 MB L2 Cache, 1066 MHz FSB) - Giới thiệu vào tháng 07 năm 2007 Core 2 Duo (tên mã Wolfdale) Sử dụng công nghệ 45nm với 410 triệu Transistors, có các tính năng tương tự như với dòng Conroe nhưng có thêm các đặc điểm sau: 50% bộ nhớ cache (6MB thay vì 4MB ở dòng Conroe) Công nghệ Intel Trusted Execution Technology. Sử dụng tập lệnh SSE4, SIM. Một số BXL thuộc dòng này: Core 2 Duo E8600 - 3.33 GHz (6 MB L2, 1333 MHz FSB) Core 2 Duo E8500 - 3.16 GHz (6 MB L2, 1333 MHz FSB) Core 2 Duo E8400 - 3.00 GHz (6 MB L2, 1333 MHz FSB) Core 2 Duo E8300 - 2.83 GHz (6 MB L2, 1333 MHz FSB) Core 2 Duo E8200 - 2.66 GHz (6 MB L2, 1333 MHz FSB) Core 2 Duo (tên mã Wolfdale – 3M) Tương tự như dòng Wolfdale nhưng chỉ có 3MB cache. Các BXL thuộc dòng này: Core 2 Duo E7600 - 3.06 GHz (3 MB L2, 1066 MHz FSB) Core 2 Duo E7500 - 2.93 GHz (3 MB L2, 1066 MHz FSB) Core 2 Duo E7400 - 2.80 GHz (3 MB L2, 1066 MHz FSB) Core 2 Duo E7300 - 2.66 GHz (3 MB L2, 1066 MHz FSB) Core 2 Duo E7200 - 2.53 GHz (3 MB L2, 1066 MHz FSB) Core 2 Extreme & Core 2 Quad (tên mã Yorkfield) Sử dụng công nghệ 45nm với 820 triệu Transistors BXL Core 2 Extreme & Core 2 Quad (mã Yorkfield) Có những tính năng tương tự dòng Wolfdale do được tích hợp 2 nhân Wolfdale trong 1 nhân Yorkfield. Các BXL thuộc dòng này: Core 2 Extreme QX9770 - 3,2 GHz (2x6 MB L2, 1600 MHz FSB) Core 2 Extreme QX9650 - 3 GHz (2x6 MB L2, 1333 MHz FSB) Core 2 Quad Q9650 - 3 GHz (2x6 MB L2, 1333 MHz FSB) Core 2 Quad Q9550 - 2,83 GHz (2x6 MB L2, 1333 MHz FSB, 95W TDP) Core 2 Quad Q9550s - 2,83 GHz (2x6 MB L2, 1333 MHz FSB, 65W TDP) Core 2 Quad Q9450 - 2,66 GHz (2x6 MB L2, 1333 MHz FSB, 95W TDP) Core 2 Quad Q9400 - 2,66 GHz (2x3 MB L2, 1333 MHz FSB, 95W TDP) Core 2 Quad Q9400s - 2,66 GHz (2x3 MB L2, 1333 MHz FSB, 65W TDP) Core 2 Quad Q9300 - 2,5 GHz (2x3 MB L2, 1333 MHz FSB, 95W TDP) Core 2 Quad Q8300 - 2,5 GHz (2x2 MB L2, 1333 MHz FSB, 95W TDP) Core 2 Quad Q8200 - 2,33 GHz (2x2 MB L2, 1333 MHz FSB, 95W TDP) Core 2 Quad Q8200s - 2,33 GHz (2x2 MB L2, 1333 MHz FSB, 65W TDP) Pentium Dual Core Pentium Dual Core là Core 2 Duo (hoặc Core Duo trong trường hợp đối với phiên bản cho máy tính xách tay ). CPU với tốc độ làm việc thấp hơn, bộ nhớ Cache L2 ít hơn. Pentium Dual Core được giới thiệu vào tháng 01 năm 2007. Sử dụng tập lệnh SSSE3, SIMD với công nghệ 45nm và gồm 167 triệu Transistors. Pentium Dual Core cho máy để bàn là bộ vi xử lí Dual-Core dựa trên vi cấu trúc Core, cùng với nó được sử dụng trong Core 2 Duo. Pentium Dual Core và Pentium D là khác nhau, mặc dù cả hai đều là Dual-Core, Pentium D dựa trên vi cấu trúc trước kia của Intel , được gọi là cấu trúc Netburst, cùng với cấu trúc được dùng cho Pentium 4 Pentium Dual Core dùng 1MB bộ nhớ Cache L2, mà được chia xẻ cho hai lõi CPU (Intel gọi việc chia sẻ bộ nhớ Cache đó là “Smart Cache” ) , và làm việc với FSB 800 MHz. Trái lại với những bộ vi xử lí Core 2 Duo có ít nhất 2MB Cache L2 , có một vài kiểu chứa tới 4MB, thậm trí có một số kiểu chạy với FSB 800 MHz, nhưng hầu hết dùng FSM 1066MHz và với những Model mới nhất chạy FSB 1333 MHz Dưới đây là tính năng chính của họ Pentium Dual Core: Vi cấu trúc Core ( cho phiên bản máy tính để bàn ) hoặc Pentium M ( cho phiên bản máy tính xách tay ) . 32KB Cache lệnh L1 và 32KB Cache dữ liệu cho mỗi lõi. Công nghệ Dual-Core . Công nghệ xử lí sản xuất 65nm Socket 775 FSB 800 cho CPU máy tính để bàn hoặc 533 MHz cho phiên bản máy tính xách tay . 1MB Cache L2 (với mã Allendale) và 2MB cache L2 (với mã Wolfdale) Hỗ trợ công nghệ Intel EM64T Hỗ trợ tập lệnh SSE3 Hỗ trợ Execute Disable Bit Hỗ trợ khả năng quản lí nguồn thông minh. Hỗ trợ công nghệ Ehanced SpeedStep. Những Model Một số BXL thuộc dòng này: Intel Pentium E2220 - 2.40 GHz (1 MB L2, 800 MHz FSB) Intel Pentium E2200 - 2.20 GHz (1 MB L2, 800 MHz FSB) Intel Pentium E2180 - 2.00 GHz (1 MB L2, 800 MHz FSB) Intel Pentium E2160 - 1.80 GHz (1 MB L2, 800 MHz FSB) Intel Pentium E2140 - 1.60 GHz (1 MB L2, 800 MHz FSB) Intel Pentium E5400 - 2.70 GHz (2 MB L2,800 MHz FSB) Intel Pentium E5300 - 2.60 GHz (2 MB L2,800 MHz FSB) Intel Pentium E5200 - 2.50 GHz (2 MB L2,800 MHz FSB) Core i7 Core i7 là dòng vi xử lý mới của Intel dựa trên kiến trúc mới Nehalem được intel giới thiệu vào tháng 11 năm 2008 Những đặc điểm chính của Nehalem: 64KB cache cấp 1, 256KB L2 cho mỗi nhân, và 8MB L3 cache cho toàn bộ chip. Theo truyền thống, Intel dùng cache chia sẻ cho toàn bộ các nhân. Hỗ trợ công nghệ siêu phân luồng Hyperthreading của thế hệ chip xử lý Pentium 4, vốn bị bỏ rơi trong nền tảng chip Core 2, nay đã trở lại trong Intel Core i7. Công nghệ này sẽ tạo ra những bộ xử lý ảo, giúp cho bộ xử lý thực phát huy hết sức mạnh của mình bằng cách cho phép hàng loạt các luồng xử lý truy cập vào các phần khác nhau của CPU cùng một lúc. Tập lệnh SSE 4.2 với 07 lệnh mới Công nghệ Turbo Boost sẽ tự động ép xung và tối ưu hóa hiệu năng của chip xử lý: khi nhiệt độ của CPU mát, công nghệ này sẽ tự động hiểu là chip xử lý có thể chạy nhanh hơn và tự tăng tốc độ xử lý của CPU. Nâng cấp vi cấu trúc ( hỗ trợ Maro-Fusion 64-bit , cải tiến Loop Stream Detector , 06 cổng gửi dữ liệu – Dispatch …) . Cải tiến Bộ phận Dự đoán rẽ nhánh bằng cách thêm BTB thứ hai ( Branch Target Buffer ) Tối ưu hoá những lệnh SSE không thẳng hàng . Cải thiện hiệu suất ảo hoá. Theo Intel thời gian trễ giảm đi 65% so với bộ vi xử lí 65nm Core 2 và giảm 20% so với 45nm Core 2 . Bus ngoài QPI (QuickPath Interconnect) mới . Bộ phận điều khiển năng lượng mới, chip Intel Core i7 được tích hợp hệ thống quản lý năng lượng mới rất thông minh và hữu hiệu. Các nhân xử lý có khả năng tự ngưng hoạt động khi không cần thiết, và có thể giảm hiệu năng hoạt động khi yêu cầu xử lý không quá cao. Chúng còn có thể giảm tốc độ xử lý khi nhiệt độ của bộ xử lý vượt quá mức cho phép. Công nghệ sản xuất hiện tại là 45nm với 731 triệu transistor và những Model tương lai sẽ là 32nm có tên mã “Westmere” . Sử dụng Socket mới với 1366 chân . Một số thế hệ BXL thuộc dòng này: Core i7 mã Bloomfield: Core i7-920 2,66 GHz (8MB L3, QuadCore, Socket LGA1366, 130W) Ra mắt vào tháng 11 năm 2008 Core i7-940 2,93 GHz (8MB L3, QuadCore, Socket LGA1366, 130W) Ra mắt vào ngày 17 tháng 11 năm 2008 Core i7-950 3,06 GHz (8MB L3, QuadCore, Socket LGA1366, 130W) Ra mắt vào ngày 31 tháng 5 năm 2009 Core i7 mã Bloomfield XE: Core i7-965 Extreme Edition 3.2 GHz (8MB L3, QuadCore, Socket 1366, 130W) Ra mắt vào ngày 17 tháng 11 năm 2008 Core i7-975 Extreme Edition 3.33 GHz (8MB L3, QuadCore, Socket 1366, 130W) Ra mắt vào ngày 31 tháng 05 năm 2009 Phần 5: MỘT SỐ THUẬT NGỮ LIÊN QUAN TỚI CPU Công nghệ HT (HYPER-THREADING): Công nghệ siêu phân luồng HT là công nghệ có từ CPU Pentium 4. Về mặt hình thức tất cả các OS đều chia công việc thành 2 loại: tiến trình (Proces) và luồng (Thread). Chúng có thể được xử lý độc lập trong CPU. Công nghệ HT cho phép hệ thống có thể tiến hành xử lý song song bằng cách xem CPU Pentium 4 như gồm 2 CPU logic. Mỗi bộ xử lý logic có cấu trúc IA-32. Sau khi khởi động, mỗi bộ xử lý logic có thể tiến hành các hoạt động như ngắt, treo hoặc trực tiếp thi hành một luồng cho trước trong chương trình độc lập với bộ xử lý logic thứ hai. HT thường sử dụng để tăng tốc độ khi thực hiện các chương trình như thiết kế và quản trị CSDL, các chương trình tính toán khoa học, các lĩnh vực CAD hoặc CAM, các chương trình đa phương tiện. Các phần mềm cũ vẫn chạy đúng trên CPU cho phép HT. Việc thay đổi mã của chúng để thu được lợi ích tối đa từ công nghệ HT là tương đối đơn giản. Intel dự kiến rằng đặc trưng có thể tăng đến 30% khi thực thi các chương trình và hệ điều hành HT. Bus Là các đường dây nối bộ vi xử lý trung tâm (CPU) với bộ nhớ và các cổng vào ra. Ngòai ra còn được hiểu là đường truyền dữ liệu giữa các thiết bị lưu trữ (đĩa cứng, đĩa mềm, ổ CD-ROM,..) với bộ nhớ. Các đơn vị dung lượng Bit: Đây là đơn vị dữ liệu nhỏ nhất trong máy tính dù nó đang được lưu trữ hay đang được sử dụng. Ngôn ngữ máy tính được tạo thành từ sự kết hợp các con số 0 và 1. Một bit có thể chứa hoặc 0 hoặc 1 đơn vị dữ liệu. Dữ liệu được lưu trữ bằng điện. Khi máy tính được mở, 1 được biểu diễn và ngược lại. Sau một chuỗi mở và tắt, sự kết hợp của 0 và 1 là kết quả được tạo thành. Với sự ấn định về ý nghĩa, Những sự kết hợp khác nhau này của các số 0 và 1 có thể chuyển tải tất cả các loại dữ liệu. Chẳng hạn, 01100001 thay cho mẫu tự tiếng Anh là “a”. Byte: Một byte gồm 8 bit. Vì một bit có thể chỉ chứa một lượng nhỏ dữ liệu (hoặc 0 hoặc 1), nên nhiều bit được kết hợp lại để biểu diễn dữ liệu tốt hơn. Nếu 2 bit được sử dụng, sự kết hợp có thể là, 00,01,10,11, thay thế cho các số 1, 2, 3, 4. Nếu thêm một bit nữa, thì có thể có 8 sự kết hợp chẳng hạn như 000, 001, 010, 011, 100, 101, 110, 111. Nếu 8 bit được sử dụng, kết hợp có thể lên đến 256. Byte là nền tảng cuả việc biểu diễn dữ liệu trong tài liệu máy tính. KB ( Kilo Byte): 1 KB = 1024 Byte MB (Mega Byte): 1 MB = 1024 KB GB (Giga Byte): 1 GB = 1024 MB TB (Tera Byte): 1TB = 1024 GB PB (Peta Byte): 1 PB = 1024 TB EB (Exa Byte): 1 EB = 1024PB ZB (Zetta Byte): 1 ZB = 1024 EB YB (Yotta Byte): 1 YB = 1024 ZB Bộ nhớ Cache L1 Đây là bộ nhớ nhanh bên trong của CPU để tìm dữ liệu. Khi một CPU cần lấy dữ liệu cho một hoạt động nào đó, nó thường lấy thông tin từ bộ nhớ của hệ thống. CPU cần chỉ ra vị trí đúng của dữ liệu để lấy thông tin. Một hình ảnh hay nhất để hiểu tiến trình này là hình dung bộ nhớ hệ thống như là các ngăn xếp trên các kệ được đánh s